第10回分
ワレスの木は何をする回路ですか？ワレスの木の接続の法則性が分かりません．
Wallace Treeの利点は何ですか？
部分積の加算に使う加算器の段数を減らすための回路構成ですね。
図5.41の回路におけるWallace Treeは自然に(無意識的に)組み込まれたのですか？
何入力のワレスの木を使うかで構成は多少変わりそうです。
Wallace Treeを使った乗算器の例で，どこでWallace Treeが使われているか良く分からなかった．
ブースのアルゴリズムプリント4ページの図の上にある表と合わせての見方が分かりません．
A_{ij},Cjの論理式の考え方が講義で説明されなかったので，SELの考え方のとき，1ビットシフトするなどの意味が良く分かりませんでした．出来ればもう一度説明をお願いします．
SIB,SELが理解できなかった．
Zの導出手順などがいまいち分かりませんでした．
いまいどよく見てみて。
ワレスの木が難しいというのは直感的にイメージしづらいからですか？
なかなか規則性を見出せないところじゃないでしょうか。
Wallace Treeは現在あまり実用的でないということですか？
いえ、そんなことはありません。
乗算器は様々なものがあるが，ワレスの木が最も使われている所はどのような所なのか？
↓
実際に世の中のLSIなどでもブースのアルゴリズム，ワレスの木は使われてますか？
もちろん。
ブースのアルゴリズム，ワレスの木の使い所が良く分かりません
乗算器の高速化のために、トランジスタの大きさを調子したり、といった
回路レベルではなく、さらに上位のアルゴリズムのレベルで
高速化を図る方法、ということです。
Wallace Treeはもっと他のことにも使えないのですか？
いやあ乗算器しか使えるところはないんじゃないですかね。
(あれだけ多数の加算を行うのが乗算器ぐらいなので)
ワレスの木の内容がさっぱり理解できませんでした．覚えれば良いものですか？
まあ覚えなくて大丈夫です。
ワレスの木を描くような問題はテストに出さないとのことですが，ワレスの木はテスト範囲に入らないのですか？
ワレスの木を(覚えておいて)描け、ということは言いませんよ、
ということです。
ワレスの木はどのように作るのですか？
部分積の加算を行うところに並んでいる加算器を
置き換えていきます。
配布プリントで乗算器Bが一番速く，Cがトランジスタ数が一番少ないなら，乗算器Aはあまりメリットがないように思えるのですが，乗算器Aのメリットはなんですか？
作るときに頭を使わなくていい、ということじゃないですかね。
ワレスの木は何ビットくらいが一番効率が良いのですか？
用いるトランジスタサイズ、ワレス木がつながる段数(=駆動する
負荷容量)によっても異なりますので、
一概には言えない、なかなか難しい問題です。
ブースのアルゴリズムに関する話は構成回路のレイアウトが大まかにつかめるぐらいの理解でもだいじょうぶですか？
まあだいじょうぶです。
ワレスの木のC0などの余ったものはどう処理するのですか？
出力ですから、ほおっておきましょう。
"2進数に変換"が良く分かりません．
どこでしたっけ？
黒板の式の途中でXijがなくなっていますが，
黒板の式の途中でx_{ij}がなくなっていますが，これはx_{ij}＝１となっているのでしょうか？プリントの式には最初からx_{ij}は出ていないのですが，x_{ij}は考えなくて良いのでしょうか？
あ゛。すいません。もちろん必要です。
ビットシフトとは何ですか？
まるごと数ビット左または右にずらす、ということです。
たとえば1→10→100(左に1ビットずつずらした場合で、ずらして
あいたところに0を埋めた場合)
この例では、1ビット左シフトごとに、10進数で1→2→4となっていますが、
このようにビットシフトは2倍(左シフト)または1/2倍(右シフト)という
演算(乗算)に対応します。
現在，ブースのアルゴリズム以上に効率が良く，高速化できる手法はありますか？
いろいろと研究している人はいるようです。
SELやSIBブロックはNANDなどの基本論理ゲートで作ると何個くらい必要？
まあ自分で作ってみてください。
BTD,SELは何の略ですか？
前回も書きましたが、慣例でこのような記号を使いましたが、
はて、何の略なんでしょう・・・
SIBとSELの違いは何ですか？
論理式が違うので別の回路のはずです。
ブースのアルゴリズムでのSEL,SIBに対してFAは何倍の処理時間がかかりますか？
通過するゲートの段数で考えて見ましょう。
SEL,SIBのように名前がつけられているようなブロック化した回路は他の回路でも用いられているのですか？
いやあブースのアルゴリズム(を使った乗算器)以外では見たことがないです。
ブースのアルゴリズムのプリントにて，Zの2段目あたりから2^{6}が抜けていると思います．
Zの式の、A62, A61, A60が入っている項で、26が抜けてますよね?
あ゛。すいません。
Webページはなおしておきました。
SIBのブロック図で、出力がプリントだと/ANj、板書はANjでしたが、どちらが正しい?
中で反転しているので、プリントの/ANjが正しいですね。すいません。
SIBとSELのブロック図、点線の斜め線は書く必要はありますか?
まあ記号ですから、あると見やすいかな、という程度です。
Zの式で、板書ではΣAij・xi・2iとありましたが、xiはいりますか?
あ゛。すいません。もちろん必要です。
教科書の16x16ビット加算器の例を見たが，かなり大きなもので作るのは大変そうだと思った．
ほとんど手作業は不可能でしょうね。
ワレスの木についてもう少し知りたかった．
ご興味のある方は、例の黒い本を・・・
ワレスの木が難しかった．
そうですね。なかなか手ごわいです。
先週を含めてブースのアルゴリズムの流れを理解できた．
乗算がBDT.SEL,SIBを並べてシフト加算することで出来ることに感動しました．
どうもありがとうございます。
乗算器に入って難しく感じるようになった．
Zの導出が複雑で困難でした．
けっこう(いやかなり)ややこしいので、
しっかり復習をしておきましょう。
ブースのアルゴリズムは難しいが，利点を考えると覚える価値有りかと思った．
まあこのテのやつは、式それぞれを覚えなくても、
だいたいこんな流れ、ということだけ頭の中で整理できていれば
いいんじゃないですかね。
乗算回路はFAの段数を減らすことが一つの目的であると思いました．
そういうことですね。
なんといっても部分積の加算のところが時間がかかるところなので。
ブースのアルゴリズムを最初から復習しておきたいと思います．
はい、ぜひ。
SELやSIBのようにブロック化した回路を構成できれば，目的の機能を有する回路を製作すること，あるいは理解することが容易になることが分かりました．
細かい回路をみるのではなく、それをまとめて1つの箱(ブロック)として
考える(抽象度を上げる、といいます)ことで、
より広い視点で全体を見られる、ということでしょうね。
戻る