第12回分

DRAMは集積度が高い反面、処理が複雑になるという認識でよいのか

そういうことですね。 ただ、リフレッショなどの制御のためのオーバーヘッドは、 メモリ容量が増えるほど、相対的に小さくなります。

DRAMはリフレッシュ動作が必要なことで、どのような不利な点があるのか

制御回路が必要になる、ということと、 プロセッサ等がアクセスしようと思っても、リフレッシュ中で 待たなければいけないことがある、ということですかね。

リフレッシュ動作は実際にはどのくらいの間隔で行うのか

だいたい数十ms程度のものが多いようです。

セルのリフレッシュを一発でする方法はないのか

自動的にリフレッシュを行う回路の工夫はいろいろあるようです。 ただ、DRAMセルの構成上、原理的には不可能でしょうね。

ダミーワード線が0になることはないのか

ダミーワード線(DWL)は、いずれかのワード線WLxが1にならないときは 0のままです。 逆にいずれかのワード線WLxが1になるときは、メモリセルに アクセスをするときですから、その値の比較対象を読み出すために DWLは、1になる必要があります。

読み出し時の電荷の計算がいまいち分からなかった

DRAMの読み出しでの電荷の再分配の計算が分かりにくかった

DRAMの読み出しで儼bがなぜ発生するのかがわからなかった

もう一度、式を追ってみてください。

SAの動作がよくわからなかった

φA=1として、Vd>V/dだったら、m1の抵抗が大きくなるというところがよく分からない

これはちょっと面倒です。nMOSトランジスタの、ゲートに加わる電圧と S-D間のオン抵抗の関係を考えながら、順に考えるとよいでしょう。

プリチャージがよくわからなかった

プリチャージ後の動作がよく分からなかった

プリチャージは、まずはDと/Dを高電位(VD)にするための操作です。 そしてその後、その電圧を、メモリセルの内容に応じて変え、 その電圧変化から値を読み出したりするわけです。

DRAMの“C2の影響”でV<<V1となってはまずいのか

電圧変化が小さくなってしまって読み出しが困難になるのと、 0の値(C1電荷がない状態)を読み出すと、C2から電荷が流れ込んで 「値が壊れてしまう」(破壊読出し)ことが問題なんですね。

大規模なメモリの場合はDRAMが使いやすいのは分かったが、逆に小さいメモリを作るときはC1, CD<<C2と近似が出来ないので、SRAMを使うのか

DRAMとSRAMはどのように使い分けるのか

いえ、よほど小さい(数バイトとか)メモリでない限り、C2が十分大きいので、 DRAMでおこる電荷の再分配は無視できません。 SRAMを選択するのは、主に速度が必要なときです。

VdとV/dの差がほとんど無いのに、m1、m2はどちらが先にonになるのかという差がはっきりと出るのか

最初はほんの少しの差を、どんどん広げる方向に回路が働く(正帰還)んですね。

タイムチャートに関して、/Dが儼/dだけ下がる瞬間は垂直に下がっているのに、Dの方が儼分ゆっくり下がっているのはなぜなのか

あまり気にしないでください。本来は同じぐらいゆっくり下がることになります。 この下がる時間は、nMOSのS-D間のオン抵抗とC2の時定数で決まります。

儼と儼bの比較が正しく行われてる事は保証されているのか

電圧の比較は、どのくらいの差まで判別できるのか

センスアンプ(SA)の感度、との兼ね合いになります。 逆に、メモリセル数等から決まるC2と、メモリセル構造から決まるC1との 比から、儼と儼bの大きさが決まり、その差を検出できるように、 十分にマージン(動作余裕)をとって、センスアンプを設計することになります。 製造プロセス等にもよりますが、数mV程度あれば検出できるものが多いようです。

よりonになる、よりoffになる、というのは基準からの差が大きくなるということなのか

この場合は、センスアンプの二つのnMOSトランジスタを比べて、と考えてください。

動作速度の観点から見るとSRAM<DRAMなのか

そういうことになります。

φAが0の時は何が起こるのか

センスアンプのnMOSトランジスタの下側(D)が、どこともつながっていません から、Dや/Dの電荷は、ここを通っては逃げませんから、 このセンスアンプは、つながっていないのと同じことになり、 何も起こりません。

φpの直後にφAを立ち上げるようだが、遅延はそんなに大きくないのか

C2と、メモリセルのnMOSトランジスタのON抵抗の時定数程度の時間で Dと/Dの電圧が安定しますから、そのあとでφAを立ち上げることになります。

最後の高集積度とはどういう意味なのか

1つのメモリセルを構成する素子数が少ない(1Tr+1C)ので、 同じチップ面積ならばSRAMよりも多くのメモリセルを載せられる=大容量、 という意味です。

試験範囲を教えてほしい

ぜんぶ・・・
戻る