第12回
リフレッシュ関係
DRAMで定期的にデータを読むときの定期的とはどのくらいの頻度ですか．
どれくらいでDRAMのデータが失われるのかが気になりました．
製造プロセスにもよりますが、数十msが一般的のようです。
φA=1のときの/Dの方がDより速く放電が起こる理由がわからなかった．
ちょっとややこしいですので、もう一度MOSトランジスタの
ON抵抗をてがかりに、追ってみてください。
DRAMのリフレッシュが相対的に小さいとはどうしてですか．
DRAMはメモリ容量が大きくできるので、
リフレッシュのための制御回路が、メモリ容量に対して
相対的に小さい、という意味です。
リフレッシュの制御はどのような基準で行われているのですか．全体に対してとはどのように行うのですか．
基本的には、安全をみて、リフレッシュの周期は決められます。
すべてのメモリセルを順番に、ということです。
リフレッシュすると電荷がどうなるのかわからない．
読み出して、そのまま書き込むわけですから、
電荷がなかったC1は電荷がないまま、
電荷があったC1は電荷がある状態、になります。
リフレッシュのないSRAMと，リフレッシュが必要だがトランジスタが少ないDRAMではどちらが消費電力が少ないのでしょうか．
実はこれはなかなか鋭いポイントです。
というか、微妙なところです。
ケースバイケース、というところでしょうか。
VdataとV/dataの差が小さいままでは，やはり読み出しはできないのですか．
製造バラツキなどを考慮すると、ちょっとこの差を
はっきり区別するのはかなり難しそうです。
正帰還でVdataとV/dataの差が広がっていくということですか．
センスアンプがそのようにする動作をする、ということです。
リフレッシュするとき，メモリのビット数読むのはとても時間がかかるのではないでしょうか．
その通りです。
ただリフレッシュの周期が、メモリのアクセス時間に対して
非常に長いので、それによる性能低下は小さくて済む、ということです。
リフレッシュをしないでもよいようにする方法はありますか．
DRAMという構造上、無理でしょうね。
SA関係
SAはすごい発想だと思った．書き込みが気になるので調べてみたい．
ぜひ。
どの程度の差までなら，SAで増幅できるのですか．
センスアンプの性能、厳密には、2つのMOSトランジスタの
特性がどれぐらいそろうか、というところ次第、ですね。
SAの少しだけよりONということが起きるのが不思議です．
MOSトランジスタのS-D間の抵抗、と理解するとよいでしょう。
SAで比較に要する時間は高速化に影響ない程度なのでしょうか．
そこはセンスアンプの設計次第、ですね。
SRAMとDRAMの比較
ダイナミックとスタティックの違いがいまいちわからないです．
明示的にアクセス(読み書き)をしないときでも、
記憶保持のために、読み書き動作(リフレッシュ)をする必要がないのが
static、する必要があるのがdynamic、ということです。
SRAMとDRAMはどういう場合わけで使い分けているのでしょうか．
どれぐらいの容量が必要か、という点と、
リフレッシュ動作の手間がどれぐらい負担か、という点でしょうか。
SRAMとDRAMでは，どちらが速く動作できるのですか．
原理的には構造が単純なDRAMでしょうね。
ただ現実は、SRAMのほうが高速なものが多いようです。
SRAMに比べDRAMは複雑に感じた．
1bit分の回路の構造が単純な分、
そのまわりで行うことが複雑になってしまっている、という
理解でよいと思います。
最後のSRAMDRAMの図がいまいちわかりませんでした．
？
現在市販されているPCにはDRAM，SRAMどちらが多く使用されているのですか．
用途次第、ですね。
メインメモリは大容量が重要なのでDRAMを用いることが多いようです。
またキャッシュメモリのように、容量よりも
高速性が重要なところはSRAMを用いることが多いようです。
その他
読み出しを飛ばされたのは悲しかったです．
書き込み、のことですかね。
すいません、時間が足りませんでした。
ぜひWebのレジュメを・・・
試験は持ち込み可ですか．
いまのところ、自筆ノートのみ可、とする予定でいます。
プリントの図で，WL1の下にはC2は付かないのですか．
C2は、縦方向にずーっと走っているD・/Dに対してついている
寄生容量をまとめたもの、です。
市販のフラッシュメモリにはG単位のものがでていますが，このフラッシュというのは何を意味しているのですか．
それは次回・・・