第6回分
MCCとCSAではどちらが遅延が少ないのでしょうか．
MCCは、キャリーの伝播を求めるだけ、の回路で、
和の部分は、別途求める必要があります。
つまりFAを桁数分並べる必要があるわけです。
またCSAは、基本的にはRCAのようにキャリーが伝播しますので、
マンチェスターキャリー連鎖においてφ=0→φ=1のときの動きが理解できなかった．
桁上げ保存加算器が少しわかりづらい．
ぜひもう一度ノートを読み返してみましょう。
マンチェスターは放電するたびに充電する必要があるのですか．
そういうことになります。
MCCで何でφがでてきたのかわかりませんでした．
MCCは、まずφ=0としてプリチャージし、その後、条件(Gn=1、など)に
応じて放電を起こす、ということを、毎回繰り返す必要があります。
逆に言うと、そういう制御を行うことで、回路を簡略化しています。
マンチェスターキャリーのところの後に加えた赤色のコンデンサは何かわからなかった．
回路図には明示的には現れないのですが、
実際にああいう回路をつくると、かならず容量がついてしまいます。
その容量を示したものでした。
MCAでGn=0で，Qn=0のときは，/Cnはどのようになるのですか．
放電がおこりませんので、/Cn=1のまま、になります。
Gn=1なら放電されるところの原理がわからなかった．
φ=1ですから、GNDにむかってつながっている2つの直列の
nMOSが両方ともONになりますので、放電が起こります。
2の補数を用いて，加算器を減算器にえきることはわかったのですが，減算器の特別なやり方とかあるのでしょうか(需要はないと思いますが)．
加算器を利用するのではなく，減算のみ行う回路というのは存在するのですか，また利用価値はあるのですか．
その気になれば真理値表をかいて回路を作ることはできるでしょうね。
減算器の2bit目以降はどのようになっているのですか．
結局は加算器を使いますので、加算器の構成そのもの、です。
減算に切り替えられる加算器はBのところにはさまれているEXORの所で遅延がおき，Sの値が変わって出力されることはないのですか．
たしかにそこで遅延は生じますが、その遅延を考慮したうえで
加算器の出力を見る(出力ラッチに取り込む)ことにすれば、問題はないです。
現在でも新たな加算器は開発されていたりするのですか．
加算器の構成自体は、いまでも研究をしている人はいるようです。
資料に書いてあるキャリー保存加算器が，縦に全加算器が3つ並んでいるのがなぜかわからなかった．
3つの数を加算(A+B+C)するため、ですね。
CSAはどういったときに便利なのですか．規模が大きくいと計算が速いということですか．
次回の乗算器(並列乗算器)で実は出てくるのですが、
複数の数の和を求めるときに便利です。
CSAが高速化になるのがわからなかった．
1つの段で、キャリーの伝播が終わるのをまって、
次の段の加算を始めるのではなく、キャリーの伝播を
先送りしているのがポイントです。
キャリー保存加算器は最後にRCAで遅いのにいちいち分けるのが，何のためにするのかわらなかった．
最後のキャリーの吸収は、もちろんRCA以外でもかまいません。
BCLAなどを用いれば、さらに高速化できるでしょう。
ベタな方法のS0,S1,の2ビットカウンタにXを対応させるのが，回路を組むときにどうなるのかがわからない．
カウンタ→セレクタ、ですかね。
セレクタの回路構成の例は、次回に紹介します。
セレクタを合体させたのとベタ名方法との大きな違いは"余分な計算を省く"ということでいいのでしょうか．
その理解でよいと思います。
加算器の比較でトランジスタ数に比例して消費電力が大きくなるのではないのですか．
トランジスタ数が多くても、「動作していない」(負荷容量の充放電が起こらない)
トランジスタもありますから、トランジスタ数と消費電力は
必ずしも比例しません。
加算器の比較で，3つの項目で比較して総合的には，どれを使うのが効率がいいのですか．
例えばどうしても面積優先であれば、RCAを使う、というように、
結局は用途しだい、ということですね。
加算器の比較で示されている値は平均的な値ということですか．
用いるトランジスタのサイズなどのパラメータに依存しますので、
あくまでも例、ということです。
また、消費電力や動作速度などは、演算対象の数値によっても
変わってきますが、消費電力は平均値、動作速度は最悪値、で
示してあるはずです。
ALUの真理値表の意味がわかりません．
4種類の論理演算をしている、という見方をしてみると
よいかと思います。
ALUはどのような用途に用いられますか．
その名の通り、
ALUを作る方法の@とAの違いがわかりません．
ぜひノートをもう一度読み返してみてください。
ALUに乗算，除算を付加しないのはなぜですか．
乗算と除算は、非常に複雑な回路になるので、
別の回路として持たせることが一般的です。
BCLAのところで規則的な回路は集積回路向けという話がありましたが，速度をあげるには，全部を加法標準形にして設計すれば3つの素子を通れば解が出ると思います．これを集積回路で設計するのは大変だと思いますが，高速になるのですか．
その設計方針は、CLAに近い発想といえると思います。
実際にやってみるとわかると思うのですが、
桁数が増えると、論理式が急速に複雑度が増し、結果として
高速化になりにくい、ということが起こりそうです。
講義室が寒いです．
講義の始まりのときに調整してみましょう。
小さい字('ゃ・)が見えにくいです．
漢字がたまに見にくいときがあります．
すいません、気をつけます。
戻る