第9回分
DRAM
DRAMは回路自体が小さくなるがSRAMよりも動作が複雑だと思った。
まあそこは一長一短ですね。
コンデンサの面積を広げる技術はすごいと思った。
執念みたいなものですね。
DRAMのメモリセルの形が2つ紹介されていたが、それぞれどのような場面で使うのか？
メーカごとにどちらをとるか、という方針があるようです。
プレーナキャパシタと3Dキャパシタでは容量がどれくらい違うのか？
厳密には数値計算で求めないとわかりませんが、
ざっと、表面積の分だけは容量が増えて考えてよいでしょう。
コンデンサのεにはどんなものがあるのか？
極板間にはさむ材料によって異なります。
逆に、ここに使う材料を、できるだけεが大きいものを選ぶ、
という方針もあるわけです。
コンデンサの面積を広げるより距離を縮めたほうが効率が良いのではないか？
もちろんそうなのですが、あまり近くなると、ショートしてしまう
不良品ができてしまいそうです。
良品率(歩留まり)との兼ね合いですね。
DRAMの生産だけで成り立っている企業もある、と聞いたことがあるが、DRAMはそんなにすごいのか？
日本だとエルピーダ、がそうですね。
ただ、昔はほとんどの半導体メーカがDRAMに取り組んでいましたが、
これは、DRAMの微細化を進めると、それ以外の集積回路の製造技術の
進歩にもつながるため、だったのですが、近年はDRAMの製造技術が
他の集積回路の製造技術には流用が効かない特殊なものになっており、
またそれに伴って競争が厳しくなり、集約されてきている、
というほうが現状に即しているように思います。
センスアンプの動作がよく分からなかった。
SN、SPの説明がよく理解できなかった。
DL、/DLが正帰還になるときにどのように増幅されるのかよく分からなかった。
ちょっと考えにくいですね。
インバータの動作から考えていくとよいと思います。
DRAMに増幅回路が含まれていると、それほど小型化できないのでは？
1つのデータ線につきセンスアンプは1個だけですので、
それほど影響はありません。
DRAMもSRAMと同様にインバータ2つの組み合わせが必要なのに、本当にDRAMはSRAMより小面積になるのか？
いえ、そのインバータ2個は、センスアンプだけですので、
↑のように、1ビットにつき1個必要なわけではありません。
センスアンプはメモリセル毎ではなく1列に1つずつ必要、ということで良いのか？
そういうことです。
センスアンプで、インバータの動作が正帰還になって…、とあったが、『しきい値より小さければLow、しきい値より大きければHigh』というインバータの動作で、本当に講義で説明していたような動作をするのか？
そのとおりです。
インバータは０，１の反転をする回路だと考えていたが、『入力→大・出力→小』という動作をするものだったのか？
０・１を電圧の低・高で考えると、０・１の反転ですが、
電圧はアナログ量ですので、その中間の電圧もとりえます。
その領域を考えると、ご指摘のような動作ということになります。
センスアンプは、ノイズなどに反応しないのか？
そのあたりは、ノイズの影響を受けにくいように、
インバータしきい値などを設計します。
寄生容量CDLとは何なのか？
データ線についている(寄生している)容量、です。
寄生容量CDLがあると、DRAMにどういう影響があるのか？
メモリセルにあるコンデンサに比べてCDLは非常に大きいので、
メモリセルのコンデンサの電荷をDLを通して読み出すと、
電圧が非常に小さくなってしまう、ということが問題になるわけです。
WLをONにしたときDLの電圧が上がるのは、VC＞VDPが前提の話だが、Qが一定だとするとCDL＞CなのでVC＜VDPとなってしまう気がするのだが。
VDPをVDD/2にすると、微妙に電圧が上昇するはずです。
ぜひ自分の手で確かめてみてください。
プリチャージでちょうどVDD/2にできなくても動作するのか？
これも、ぜひ自分で計算してみてください。
読み出し後のメモリセルの電圧変化は小さい方がよいのか？
いえ、電圧変化が小さいほど、読み出すのが困難になりますよね。
リフレッシュが予想以上にこまめにやることに驚いた。
そういうものなんですね。
記憶保持動作の制御回路はどんな構成か？なぜ大容量化に比例して大きくならないのか？
タイマで定期的に、順番に読み出しと書き込みを行う、という制御になります。
この処理自体は、メモリセルの数が多くなっても、順番に行うだけですので、
制御回路の規模自体はほとんど変わらず、相対的に大容量化に伴って
小さくなっていきます。
DRAMは消費電力の点ではどうなのか？
理想的にはリフレッシュをする分だけ、消費電力は大きくなるはずです。
ただし、最近は、MOSの微細化に伴ってSRAMの非動作時の
もれ電流が大きくなって、どちらが低消費電力かは
ケースバイケースのようです。
DRAMよりSRAMの方が遅い理由は、キャパシタの充放電やセンスアンプの動作にかかる時間があるからか？
直接的にはそのような理解でよいと思います。
その他
DRAMの短所をなくした、あたらな回路はないのか？
次回紹介する、次世代の不揮発メモリは、そのあたりを狙うものも
あるようですね。
センスアンプは全てのメモリに共通のものを使っているのか？
もちろん構成するトランジスタのサイズ等は、
それぞれで最適化して設計しますが、
基本的な回路構成はほとんど同じようです。
DRAMとSRAMは、それぞれどのような場面で使うのか？
一般的には、大容量がほしいところではDRAM、
速度がほしいところではSRAM、というところでしょうか。
資料の図5.8のとおりにセル面積が縮小していった場合、SRAMとDRAMはどちらがより有用となるか？
↑のように、ケースバイケースですね。
講義の感想
DRAMについて理解が深まった。回路図なども含めて説明していただいたので分かりやすかった。
それはよかったです。
戻る