第2回レポート未提出者へ
第2回レポートは、「この科目の期末試験の開始時点」を締切として
設定していました。
これに遅れたものは、本来ならばレポートを受理されず、
したがってこの科目の前期分の総合点は0点となるべきものです。
これは、シラバスという契約書面にも書かれているものであり、
例外や妥協は存在しません。
しかし、この科目が必修科目であることと、
やる気のある人の努力を最大限汲み取りたいという意図から、
以下の条件を課した上で、レポートを受理します。
以下の2点を期限内に提出がない場合は、前期分の総合成績は
(中間・期末試験や第1回レポート等の結果にかかわらず)0点となります。
レポート受理の条件
- 本来提出するべきレポートを完成させること
- 教科書（「HDLによるVLSI設計」）の「第4章 問題」(p.112)の3.をまとめたレポートを完成させること(このレポートには、この3.の順序回路のVHDL記述と、その検証のためのテストベンチのVHDL記述、およびXilinx ISEによるシミュレーション結果を掲載すること)
- 以上2点を、「9/29(月) 11:00まで」に、以下のいずれかの方法で
提出すること。
- 印刷したものを岡野先生へ提出
- 電子データをメールで秋田(akita@merl.jp)へ提出
（※受理の返信が24時間以内にない場合は、送信エラーの可能性があるので、
再送すること）
質問等は秋田(akita@merl.jp)まで。