



番号	氏名
	丸田 淳

1. 次のような入出力を持つ回路を VHDL で記述する際のエンティティ記述を完成させよ。なお回路の名称はブロック図の上に記されている。(10点×2) ※到達目標 1・2・3



```

entity sel is
  port (a, b, s: in std_logic;
        z: out std_logic);
end sel;

```

```

entity div12 is
  port (a: in std_logic_vector(11 down to 0);
        b: in std_logic_vector(7 down to 0);
        Q, R: out std_logic_vector(3 down to 0));
end div12;

```

2. 2つの入力 a, b から、s で指定したものを出力 x とするセレクタを 2通りの方法によって VHDL で記述した。ただし一方の動作は正しくない。両者にそれぞれの下に示したグラフのような入力を与えた場合に予想されるそれぞれの出力を、それぞれの下のグラフに示せ。ただし変化のタイミングが同時である箇所を縦の点線で明示すること。(10×2点) ※到達目標 4・5

```

library ieee;
use ieee.std_logic_1164.all;

entity sell is
  port (
    a, b: in std_logic;
    s: in std_logic;
    x: out std_logic
  );
end sell;

architecture arch of sell is
begin
  process (a, b, s) begin
    case s is
      when '1' => x <= a;
      when '0' => x <= b;
      when others => x <= 'X';
    end case;
  end process;
end arch;

```


```

library ieee;
use ieee.std_logic_1164.all;

entity sel2 is
  port (
    a, b: in std_logic;
    s: in std_logic;
    x: out std_logic
  );
end sel2;

architecture arch of sel2 is
begin
  process (s) begin
    case s is
      when '1' => x <= a;
      when '0' => x <= b;
      when others => x <= 'X';
    end case;
  end process;
end arch;

```



(10点)
*タイミング揺れなし
→□→△

