

卒業論文

リアルタイム制御用マイコンの 回路と開発環境の設計

指導教官 鈴木正國教授

北川章夫助教授

秋田純一助手

電気情報工学科 4年
集積回路工学研究室
数馬晋吾

平成11年2月24日

目次

| | |
|------------------------------------|----|
| 第1章 研究の背景と目的..... | 1 |
| 第2章 設計仕様 | 2 |
| 2-1 命令..... | 3 |
| 2-1-1 命令体系 | 3 |
| 2-1-2 命令の動作の詳細..... | 4 |
| 2-2 実現方法 | 6 |
| 2-2-1 入出力の説明..... | 6 |
| 2-2-2 各モジュールの説明 | 7 |
| 2-2-3 命令動作時のフロー | 15 |
| 第3章 開発環境について..... | 21 |
| 第4章 チップへの実装 | 23 |
| 4-1 回路記述とシミュレーション | 23 |
| 4-1-1 VerilogHDLによる回路記述..... | 23 |
| 4-1-2 Verilog-XLによるシミュレーション | 23 |
| 4-2 論理合成とシミュレーション | 24 |
| 4-2-1 Design-Analyzerによる論理合成 | 24 |
| 4-2-2 Verilog-XLによるシミュレーション | 24 |
| 4-3 配置配線とデザインルールチェック | 25 |
| 4-3-1 Apolloによる配置配線..... | 25 |
| 第5章 まとめ..... | 27 |
| 謝辞..... | 28 |
| 参考文献..... | 29 |

第1章 研究の背景と目的

回路の集積度が上がり、一つのチップ上に搭載出来る回路の規模は日に日に大きさを増してきている。それに従い、今まで別々のチップ上で実現されてきた回路を集積し、一つのチップ上に載せることが盛んに行われている。特に、民間の企業では既に CPU にタイマや PWM (Pulse Width Modulation)、EEPROM (Electrically Erasable Programmable ROM) までを搭載したチップの例があり、製品化もされている。さらに、そういったチップの場合、通常企業がアセンブラやC言語などの開発環境までを整えるのが一般的になってきている。

しかし、大学でのチップの試作においては、DSP(Digital Signal Processor)や特定の機能だけをテストするための回路など、特殊用途のものがほとんどで、汎用的に使えるものが試作されることは少ない。

そこで本研究では、CPU や PWM、タイマ、そしてプログラム用のメモリ(EEPROM) までを一つのチップ上に載せること、並びにそのチップ上に走らせるプログラムの開発環境であるアセンブリの作成を通じて、ハードウェアとソフトウェアを同時に開発する際にどういった事が問題となるのかを検証する。

なお、本チップ試作は東京大学大規模集積システム設計教育研究センターを通し ローム(株)及び凸版印刷(株)の協力で行われる予定のものである。

第2章 設計仕様

今回設計するチップの特徴を以下に挙げる。

- ・ 12ビット幅の命令
- ・ 1024×12ビットの内蔵プログラムメモリ
- ・ 8ビット幅のデータバス
- ・ 64×8ビットのレジスタファイル
 - 内、32本はシステム予約済み
- ・ 7レベルのプログラムカウンタ用のハードウェアスタック
- ・ 割り込み要求に対するバッファ
- ・ 4つのPWM
- ・ 4つのタイマ
- ・ 30のシングルワード命令
- ・ 全ての命令が1クロックで実行可能

図2-1に全体のブロック図を示す。




図2-1 ブロック図


2-1 命令

2-1-1 命令体系

命令語長を12ビット、アドレスバスを10ビット、データバスを8ビットとし、レジスタをシステム予約のものも含めて64本用意した。これらハードウェア上の仕様の詳細は2-2節 実現方法で述べる。


命令セットはフォーマットによって大きく分けると、4種類に分類出来る。

- Type 1 ALU 演算 (ADD や OR、SRA など)




上位6ビットで指定される命令でALUを動作させる。ALUの入出力には、アキュムレータと下位6ビットで指定されるレジスタの値を入力とし、アキュムレータに値を戻すものと、下位6ビットで指定されるレジスタの値を入力とし、そのレジスタに値を戻すものがある。

- Type 2 ビットアクセス命令 (BC、BS、BTZJ、BTNZJ)



下位6ビットで指定されるレジスタの内の1ビットを操作する命令。どのビットを見るかは、命令の第8ビットから第6ビットまでで指定し、どの操作を行うのかを上位3ビットで指定する。

- Type 3 即値指定命令 (JMP、CALL、LD)



上位4ビットでどの命令を実行するのかを指定し、下位8ビットでジャンプ先や呼び出すサブルーチンのアドレスの上位8ビット、もしくはレジスタに代入する値を指定する。

- Type 4 その他の命令 (RETURN、RJMP など)

上の3つに含まれないもの。

2-1-2 命令の動作の詳細

ALU 演算命令

| | |
|------|----------------------|
| ADD | 二入力之和 |
| ADDC | 二入力とキャリー之和 |
| SUB | 二入力之差 |
| SUBB | 二入力之差からボローを引く |
| AND | 二入力論理演算 (AND) |
| OR | 二入力論理演算 (OR) |
| XOR | 二入力論理演算 (XOR) |
| R2A | レジスタからアキュムレータへのデータ転送 |
| INC | レジスタの値のインクリメント |
| DEC | レジスタの値のデクリメント |
| NOT | レジスタの値をビットごとに反転 |
| SRA | レジスタの値を算術的に右へ1ビットシフト |
| SRL | レジスタの値を論理的に右へ1ビットシフト |
| SLA | レジスタの値を算術的に左へ1ビットシフト |
| CLR | レジスタの値を0にする |
| A2R | アキュムレータからレジスタへのデータ転送 |

シフト命令において、算術的に右へ1ビットシフトとは上位7ビットをそのまま右へ1ビットずらし、最上位ビットには元の最上位ビットを入れることであり、論理的に右へ1ビットシフトとは最上位ビットには0を入れるということである。また、算術的に左へ1ビットシフトは下位7ビットをそのまま左に1ビットだけずらし、最下位ビットには0を入れる。これは、右へ1ビットずらすという動作が値を二分の一に、左へ1ビットずらすことが値を二倍にすることからきている。

また、シフト命令でレジスタから追い出されるビットはキャリーフラグに入れられる。

ALU 演算の前半の命令が結果をアキュムレータに入れるのに対し、後半の命令は結果を入力として指定されたレジスタに戻す。これを利用したのが **R2A** と **A2R** で、**R2A** は入力されたレジスタの値をアキュムレータに、**A2R** はアキュムレータの値を指定されたレジスタに代入し、データの転送を行う。

ビットアクセス命令

| | |
|-------|-------------------|
| BC | 指定したビットの値を0にする |
| BS | 指定したビットの値を1にする |
| BTZJ | 指定したビットの値が0ならジャンプ |
| BTNZJ | 指定したビットの値が1ならジャンプ |

即値指定命令

| | |
|------|----------------------------------|
| JMP | 指定された値を上位8ビットのアドレスとしてジャンプ |
| CALL | 指定された値を上位8ビットのアドレスとしてサブルーチンの呼び出し |
| LD | 指定された値をレジスタに代入 |

その他の命令

| | |
|---------|--------------------|
| RETURN | サブルーチンからの復帰 |
| IRETURN | 割り込みサブルーチンからの復帰 |
| IDFC | 割り込み禁止フラグを0にする |
| IDFS | 割り込み禁止フラグを1にする |
| RJMP | 現在の値から指定された値だけジャンプ |
| ELD | 外部からの入力を任意のレジスタに代入 |
| NOP | 何もせずに次の命令に進む |

2-2 実現方法

2-2-1 入出力の説明

入出力ポートには次のものがある。

入力

- ・CLK (クロック) 信号

クロック信号で、本 CPU はこれのエッジに同期して動作する。

- ・RESET 信号

リセット信号で、これがアサートされている間は全回路が初期状態になる。

- ・RUN 信号

プログラムの実行にはリセット信号がネゲートされ、このラン信号がアサートされている必要がある。リセット信号がネゲートされていても、ラン信号がネゲートされているとプログラムの実行はなされない。逆にラン信号がアサートされていても、リセット信号がアサートされていれば全回路が初期状態にリセットされ、プログラムの実行は行われぬ。

- ・外部割り込み信号

外部からの割り込みを受け付けるためのもので、4つある。

- ・外部からの入力

8ビット×2の外部からの入力を受けられる。

出力

- ・PWM 出力

可変長のパルスを4系統出力出来る。

- ・外部へのデータの出力

8ビット×2の外部への出力が出来る。

2-2-2 各モジュールの説明

今回のチップの作成に当たって、一つの大きなモジュールを作るのではなく、機能ごとに分けて作った小さなモジュールを集めて、目的とする機能を持った回路を構成した。ここでは、それらの個々のモジュールについて簡単な説明をする。

1) 算術論理演算ユニット(ALU)

二つの入力を受けて、算術演算もしくは論理演算を行い、結果を出力する。

二つの入力の内、一つはアキュムレータの値（もしくはマスクデータ）、一つはレジスタファイルの中の選択されたレジスタの値である。

ALUはマルチプレクサと外部からの割り込みを受け付けるEIRを除いて唯一クロックに非同期のユニットであり、クロックの立ち上がりの中でRUの出力が安定してからRUが値を取り込むクロックの立ち下がりまでに、出力が安定していなければならない。従って、今回の回路で最もパスが長く、ボトルネックになりやすい個所である。

また、演算実行時には結果の付属情報として、フラグを出力する。そのフラグには以下のようなものがある。

i) キャリーフラグ

加算時に最上位ビットにキャリー（桁上がり）があれば1に、なければ0にセットされ、減算時にボロー（借り）があれば1に、なければ0にセットされる。また、論理演算時には常に0にセットされる。

ii) オーバーフローフラグ

算術演算の結果が8ビットから溢れた場合、1にセットされる。

iii) パリティフラグ

パリティ（8ビットの中に含まれる1の数）のチェックを行う。偶パリティで0に、奇パリティで1にセットされる。

iv) ゼロフラグ

演算結果が0であれば1に、0でなければ0にセットされる。

2) レジスタファイルユニット(RU)

システム予約のもの、そうでないものがある。システム予約のものはアキュムレータやステータスフラグとして、またはプリスケータやPWM、タイマなどのコントロールとして用いられる。システム予約でないものはデータを保持するために用いられるが、システム予約のものでも、あらかじめプログラムで使用されないことが分かっているならば、データの保持に用いることが出来る。

入力には、ALU の出力、ステータスフラグの値、外部からの入力を受け付ける。また、システム予約のレジスタ用途を表 2-1 に示す。

| | | | |
|-----|-----------------------------|-----|-----------------------------|
| 0 0 | アキュムレータ | 0 1 | ステータスフラグ |
| 0 2 | ジャンプ先アドレス | 0 3 | データインデックス |
| 0 4 | テンポラリレジスタ | 0 5 | レジスタポインタ |
| 0 6 | 間接アドレス | 0 7 | P.T.ctrl ^{*1} |
| 0 8 | PWM 0 の LL ^{*2} | 0 9 | PWM 0 の HL ^{*2} |
| 1 0 | PWM 1 の LL ^{*2} | 1 1 | PWM 1 の HL ^{*2} |
| 1 2 | PWM 2 の LL ^{*2} | 1 3 | PWM 2 の HL ^{*2} |
| 1 4 | PWM 3 の LL ^{*2} | 1 5 | PWM 3 の HL ^{*2} |
| 1 6 | 外部割り込み 0 ^{*3} | 1 7 | 外部割り込み 1 ^{*3} |
| 1 8 | 外部割り込み 2 ^{*3} | 1 9 | 外部割り込み 3 ^{*3} |
| 2 0 | タイマ 0 による割り込み ^{*3} | 2 1 | タイマ 1 による割り込み ^{*3} |
| 2 2 | タイマ 2 による割り込み ^{*3} | 2 3 | タイマ 3 による割り込み ^{*3} |
| 2 4 | タイマ 0 の割り込み発生周期 | 2 5 | タイマ 1 の割り込み発生周期 |
| 2 6 | タイマ 2 の割り込み発生周期 | 2 7 | タイマ 3 の割り込み発生周期 |
| 2 8 | 外部出力ポート A | 2 9 | 外部出力ポート B |
| 3 0 | PWM のクロック分周比 | 3 1 | タイマのクロック分周比 |

*1 PWM とタイマのコントロール用

*2 LL は Low(0)を出す期間、HL は High(1)を出す期間

*3 割り込み発生時に呼び出されるサブルーチンの開始アドレス

表 2-1 システム予約のレジスタの用途

以下にこれらのレジスタの詳細な説明をする。

i) reg00:アキュムレータ

アキュムレータは ALU 命令の二入力演算時に、入力的一方として、また計算結果を保持しておくために用いられる。

ii)reg01:ステータスフラグ

ステータスフラグはALU演算が行われた時に、ALUが出すキャリーなどの状態フラグの値を保存するために使われる。

ステータスフラグに格納されるフラグ情報を次の図2-2に示す。

| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|----|---|---|---|
| S | 0 | 0 | P | ZC | C | O | Z |

Sフラグ : サインフラグ、ALUの出力の最上位ビット

Pフラグ : パリティフラグ

ZCフラグ : ゼロフラグとキャリーフラグのORとったもの

Cフラグ : キャリーフラグ

Oフラグ : オーバーフローフラグ

Zフラグ : ゼロフラグ

図2-2

iii)reg02:ジャンプ先アドレス

ビットテスト後のジャンプの際に、ジャンプ先アドレスを指定するために使われる。ジャンプ先アドレスは実際のアドレスの上位8ビットを指定する。

iv)reg03:データインデックス

LD命令で与えられる8ビットの即値を、どのレジスタに代入するかを指定する。

v)reg04:テンポラリレジスタ

特に用途は指定されておらず、プログラムカウンタと同様のハードウェアスタックを持ち、サブルーチンの呼び出しによって値が変化しないので、一時的に値を置いておくために用いることが出来る。

vi)reg05:レジスタポインタ、reg06:間接アクセスレジスタ

レジスタ06のポインタで、レジスタ06にアクセスした時に実際にアクセスされるのは、レジスタポインタで指定されるレジスタである。但し、レジスタ06自体は仮想的な存在で、レジスタポインタがレジスタ06を示しているにもかかわらず、レジスタ06そのものには書き込むことは出来ない。

vii)reg07:P.T.ctrl

PWM とタイマのコントロールをする。下位 4 ビットが PWM の、上位 4 ビットがタイマの制御を行う。それぞれ下位の方から順に 0、1、2、3 と番号が割り振られている。ビットが 1 であれば動作させることになり、ビットが 0 であれば動作させないことになる。

viii)reg08 から reg15:PWM のパルス幅制御

PWM のパルスの幅を与えるために用いられる。LL は 0 を出力する期間であり、HL は 1 を出力する期間である。これらを足したものが PWM の出力周期になる。また、動的に周期を変えることも可能である。

LL と HL の最小単位はプリスケアラによって定義される。

ix)reg16 から reg23:割り込み発生時のサブルーチン呼び出し

割り込みが発生した時に呼び出されるサブルーチンの開始アドレスの上位 8 ビットを与えるために用いられる。

x)reg24 から reg27:タイマの割り込み発生周期

タイマが割り込みを発生させる間隔を設定する。タイマの最小単位もプリスケアラによって定義される。

xi)reg28 と reg29:外部への出力ポート

ここに書き込まれた値が外部へ出力されることになる。

xii)reg30:PWM のプリスケアラ、reg31:タイマのプリスケアラ

PWM とタイマの最小時間間隔を設定する。これらに代入されている値の数だけクロックが来ると、PWM やタイマにインクリメント信号を出力し、PWM やタイマはその信号を基準にして動作する。

3) インストラクションユニット(IU)

プログラムカウンタやスタックポインタ、命令レジスタを管理する。

入力として、ジャンプ先のアドレスやサブルーチンの開始アドレス、そしてプログラムメモリからの命令データを受け付ける。

プログラムカウンタとスタックポインタはクロックの立ち下がりエッジで動作し、命令レジスタはクロックの立ち上がりで動作する。プログラムカウンタの値が確定して初めてプログラムメモリから正しい次の命令データが来るので、メモリはクロック周期の半分の時間で動作しなければならない。

プログラムカウンタは図2-3に示すように配列の様になっており、スタックポインタによって一つのプログラムカウンタが選ばれる。スタックポインタは、サブルーチンが呼ばれるとインクリメントされ、サブルーチンからの復帰時にデクリメントされるため、サブルーチンを呼び出した時のプログラムカウンタの値が保持されることになる。




図2-3 インストラクションユニット

システム予約済みのレジスタの内、アキュムレータ、ステータスフラグ、ジャンプ先アドレス、データインデックス、テンポラリレジスタ、レジスタポインタはIUのプログラムカウンタと同様にハードウェアスタックを持ち、スタックポインタが共通であるため、サブルーチンの呼び出し時に自動的に値がスタックへ待避される。

4) コントロールユニット(CU)

1～3で紹介した3つのユニットを制御するユニット。命令をデコードし、割り込みがないか監視しながら、上記3つのユニットに対する動作と入力を選択を行う。




図2-4 状態遷移図

コントロールユニットは内部に IDLE、EX(Execute)、ISC(Interrupt Subroutine Call)の3つの状態を持ち、図2-4に示すようになっている。リセットがかかっている間は IDLE 状態であり、リセットとラン信号がアサートされると内部状態が EX に遷移してプログラムの実行が始まる。プログラムの実行中は基本的に内部状態は EX であり、割り込みが発生すると ISC へ状態遷移が起こり、サブルーチンが呼び出される。

リセット信号を0にすると、全ての内部状態は初期状態（全てのレジスタの値が0）になるが、RUN 信号が0でリセット信号が1の時は内部状態を保ったまま、プログラムの実行を止めることが出来る。

5) プリスケーリングユニット(PS)

クロックの分周を行い、PWM やタイマのプリスケーラとして働く。このモジュールの制御はレジスタファイル中のシステム予約済みのレジスタに保持されている値によって制御される。

その動作の例を図 2-5 に示す。この例ではプリスケーラのクロック分周比は 3 である。

6) パルス幅変調ユニット(PWM)

レジスタファイルに保持されている値を元に、幅を変調したパルスを出力する。

実際には、プリスケーラから来るインクリメント信号が LL 回来るまで Low(0)を出力し、次にインクリメント信号が HL 回来るまで High(1)を出力し、パルス幅の制御を行う。

その動作の例を図 2-5 に示す。この例では PWM の LL は 2、HL は 3 である。

7) タイマユニット(Timer)

レジスタファイルに保持されている値を周期として、割り込み要求を出す。

PWM と同様に、プリスケーラから来るインクリメント信号がレジスタ 24 から 27 で指定されている回数だけ来た時に、割り込み信号を出力する。

その動作の例を図 2-5 に示す。この例ではタイマの周期は 3 である。




図 2-5 プリスケーラ、PWM、タイマの動作例

8) 外部割り込み受領ユニット(EIR)

外部から来た割り込み要求（非同期信号）を次に示す IRBU が受け取れる形（クロックに同期した信号）にする。

割り込み要求のパルスが入力されると、EIR ユニットは IRBU に対して登録信号を出力する。IRBU は割り込みを感知して、それをバッファに入れるとクロックの立ち上がりで同期して、応答信号を出す。IRBU からの応答信号を受けると、クロックの立ち下がりでは登録信号を立ち下げる。

その動作例を図 2-6 に示す。

9) 割り込み要求バッファユニット(IRBU)

外部からとタイマからの割り込み要求を受け付け、順番待ちを制御する。

仮に複数の割り込みが同時に発生したとしても、全ての割り込み要因は優先順序による調停を受けて、それぞれに割り当てられた識別番号が一つずつバッファに入れられていく。一つバッファに入れられるごとに、書き込み用のポインタがインクリメントされるので、全ての割り込み要因がバッファに登録されることになる。

その動作例を図 2-6 に示す。




図 2-6 EIR と IRBU の動作の例

2-2-3 命令動作時のフロー

この節では、各モジュールがどのように動作して各命令を実行していくのかについて説明するが、個別の動作の説明に入る前に、プログラム実行時の基本的な動作について述べる。

プログラムの実行に際して、プログラムカウンタの値がまず確定し、クロックの立ち上がりエッジの前にメモリの値が命令レジスタに入力される。そして、クロックの立ち上がりエッジで命令が命令レジスタに取り込まれ、コントロールユニットがデコードを開始する。すると、クロックの立ち下がりエッジに同期して、各モジュールはコントロールユニットの出す信号に従って動作し、命令が実行される。プログラムが実行されている間は、ジャンプ命令やサブルーチンコールで突然変わらない限り、プログラムカウンタの値はクロックの立ち下がりエッジでインクリメントされる。

これらのコントロールユニットとインストラクションユニットの動作は基本的には共通なものであり、以下の説明でも特に触れない限りは、ここに示した動作を行うものとする。

1) ALU 演算命令

ALU 演算では、主に ALU と RU が動作する。

まずクロックの立ち上がり時に、RU からはアキュムレータの値が出力され、ALU に送られる。また、ALU のもう一方の入力として、RU からの出力の内命令で選ばれたレジスタの値が入れられる。そして、ALU が二入力を処理して RU に結果を入力する。

次に、クロックの立ち下がり時に RU が ALU の出力結果をレジスタ（アキュムレータ、もしくは命令で指定されたレジスタ）に代入し、ALU 演算命令が実行される。




図 2-7 ALU 演算命令、ビットアクセス命令時の流れ

2) ビットアクセス命令(BS、BS)

ビットアクセス命令では、ALU と RU が動作する。

ALU 演算と同様に、クロックの立ち上がり時に RU から命令で選ばれたレジスタの値が ALU に入力される。ALU 演算と違うのは、ALU のもう一方の出力がアキュムレータからのものではなくて、マスクデータである点である。例えば、あるレジスタの 3 ビット目を 0 にしたい場合は、マスクデータとして 1 1 1 1 1 0 1 1 が ALU に入力され、論理演算 AND が施される。また、逆に 3 ビット目を 1 にしたい時は、0 0 0 0 0 1 0 0 がマスクデータとして ALU に入力され、論理演算の OR が施される。

クロックの立ち下がり時には、ALU 演算と同様に RU が結果をレジスタに格納する。

3) ビットテストジャンプ命令(BTZJ、BTNZJ)

ビットテストジャンプ命令では、ALU と RU、IU が動作する。

動作はビットアクセス命令に似ており、クロックの立ち上がりで RU から命令で選ばれたレジスタの値が ALU に入力される。また、マスクデータとしてビットセット命令 (BS) と同じ 1 ビットだけが 1 である値が ALU のもう一方の入力とされ、論理演算の AND が施される。

クロックの立ち下がりエッジでは、ALU の出力の内、ゼロフラグの値によって IU が動作する。BTZJ の場合、ゼロフラグが 0 の時プログラムカウンタはインクリメントされ、1 の時はレジスタ 0 2 の値を上位 8 ビットとして下位に 0 0 を付け加えた全 1 0 ビットの値が代入される。逆に、BTNZJ の場合、ゼロフラグが 0 の時はプログラムカウンタにレジスタ 0 2 に 0 0 を付け加えて 1 0 ビットにした値が代入され、1 の時はプログラムカウンタの値がインクリメントされる。




図 2-8 ビットテストジャンプ命令時の動き

4) ジャンプ命令

ジャンプ命令で使われるモジュールは、IU である。

クロックの立ち下がりで、命令で直接指定された 8 ビットの値を上位に置き、下位に 00 の 2 ビットのデータを付けて 10 ビットにしたアドレスをプログラムカウンタに代入する。




図 2-9 ジャンプ命令、サブルーチンコール命令時の動き

5) サブルーチンコール命令

サブルーチンコール命令で使われるのは、IU である。

クロックの立ち下がりで、まずスタックポインタがインクリメントされ、プログラムカウンタを切り替えた後、ジャンプ命令同様、命令で指定された 8 ビットを上位に置き、下位に 2 ビットの 00 を付けて 10 ビットに補完した値をサブルーチンの開始アドレスとしてプログラムカウンタに代入する。

割り込み発生時のサブルーチンの呼び出しは、このサブルーチンコール命令と基本的には同じであるが、CU が内部に持っている割り込み禁止フラグを 1 にセットする所が違っている。

6) ロード命令

ロード命令は **RU** だけが使われる。

クロックの立ち下がり、命令で指定された8ビットの値が、レジスタファイル中のレジスタ03の値で指定されるレジスタに代入される。




図2-10 ロード命令時の流れ

7) サブルーチンからの復帰命令

サブルーチンからの復帰命令には、**IU** と **CU** が用いられる。

単なる復帰命令(**RETURN**)では、クロックの立ち下がり時にスタックポインタがデクリメントされるだけである。

割り込みによるサブルーチンコールからの復帰命令(**IRETURN**)では、クロックの立ち下がりの際にスタックポインタがデクリメントされるのと同時に、割り込み禁止フラグが0にリセットされる。

8) 割り込み禁止フラグのセット/リセット

割り込み禁止フラグに関する命令は、**CU** だけが動作する。

割り込み禁止フラグのセットでは、割り込み禁止フラグを1に、リセットではフラグ

を 0 にする。動作のタイミングはクロックの立ち下がりである。

9) 相対値ジャンプ命令

相対値ジャンプ命令では、IU が動作する。

クロックの立ち上がりで、プログラムカウンタの値と命令の下位 6 ビットを最上位ビットで補完（上位を最上位ビットで埋めて 10 ビットにする）した値を加算し、クロックの立ち下がりでその値をプログラムカウンタに代入する。

10) 外部からのロード命令

外部からのロード命令では、RU が動作する。

クロックの立ち下がりで、外部からの入力を命令で指定されたレジスタに代入する。外部からの入力は 8 ビットのもので 2 系統あるが、どちらの入力の値を代入するかは、命令で指定される。

11) NOP(No Operation)

ノップでは、デフォルトの IU（プログラムカウンタのインクリメント）と CU（デコード）の動作しかしない。プログラムの隙間埋め、もしくは時間稼ぎに用いられる。

第3章 開発環境について

開発環境としては、アセンブリを用意した。シミュレーション用のプログラムはこのアセンブラを用いて作られている。

アセンブラの機能としては、擬似命令が使えないので一般的なアセンブラには劣るが、ジャンプ先アドレスの指定やサブルーチンの開始アドレスの指定に用いる、行に対するラベル付けという最低限の機能だけは備えている。

以下に作成したアセンブラの書式を示す。但し、**Function** は命令を、**Register** はレジスタを、**Label** はジャンプ先のアドレスもしくはサブルーチンの開始アドレスを示すものである。

1) ALU 演算命令

[Label:] **Function** **Register**

Function で命令を指定し、**Register** で演算の対象となるレジスタを選択する。

2) ビットアクセス命令

[Label:] **Function** **0-7,Register**

Function で命令を指定し、0 から 7 の値で **Register** の対象となるビットを決定する。

3) 即値指定命令

[Label:] **Function** **00-ff or Label**

Function で命令を指定し、00～ff の値か **Label** でジャンプ先のアドレスか、サブルーチンの開始アドレス、レジスタに代入する値のいずれかを指定する。

4) その他の命令

i) サブルーチンからの復帰

[Label:] **RETURN**

[Label:] **IRETURN**

引数はなく、**RETURN** はプログラムカウンタをサブルーチンが呼び出される前の値に戻し、**IRETURN** は **RETURN** の機能とともに、割り込み禁止フラグを 0 にする。

ii) 割り込みの許可／不許可

[Label:] IDFC

[Label:] IDFS

引数はなく、IDFC は割り込み禁止フラグを 0 にし、IDFS は割り込み禁止フラグを 1 にする。

iii) 相対値ジャンプ

[Label:] RJMP 00-3f

プログラムカウンタの値に、引数で指定された値を足し算する。但し、20-3f までは引き算になる。

iv) 外部からの入力

[Label:] ELD A or B Register

外部からの入力を Register で指定されるレジスタに代入する。外部からの入力は二系統あるので、どちらの入力を受け付けるかを A|B で選択する。

v) ノーオペレーション

[Label:] NOP

引数はなく、プログラムカウンタの値をインクリメントする以外は何も実行しない。

第4章 チップへの実装

4-1 回路記述とシミュレーション

4-1-1 VerilogHDLによる回路記述

目的とする機能を持った回路を VerilogHDL(Hardware Description Language)により記述した。

ハードウェア記述言語(HDL)を用いる利点としては、まず HDL 記述それ自体が設計の仕様書となることが挙げられる。また、シミュレーションを容易に行うことが出来るので、設計の誤りを早い段階で見つけることが出来ることも挙げられる。

4-1-2 Verilog-XLによるシミュレーション

VerilogHDL による記述の後、動作の確認のためシミュレーションを行った。なお、テストプログラムの作成には今回作成したアセンブラを用いた。

シミュレーションはテストステイミュラスと呼ばれる、外部からの刺激（入力）を与えることで行われる。様々な入力を与え、返ってくる出力を監視することで、欲する機能が得られたかどうかを確認する。

実際には、作成したモジュールとテストステイミュラスのファイルを Verilog-XL に読み込ませ、Simwave で入出力波形の観測をした。

4-2 論理合成とシミュレーション

4-2-1 Design-Analyzer による論理合成

Verilog-XL によるシミュレーションの終了後、次に Design-Analyzer による論理合成を行った。

論理合成とは、高位レベルのデザイン記述から、ライブラリコンポーネントに自動的にマッピングして下位レベルのデザインを実現するプロセスのことであり、ここでいう HDL の論理合成とは RTL(Register Transfer Level)で記述された設計をゲートレベル記述に変換するプロセスとする。

論理合成の長所として、トップダウン方式の設計ではシミュレーションを行うため、HDL 記述からゲート記述を得るまでの時間を短縮出来る、テクノロジーによらない、シミュレーションが容易に出来ることが挙げられる。

4-2-2 Verilog-XL によるシミュレーション

論理合成後は、再び Verilog-XL によるシミュレーションを行った。

論理合成を行う前の、ゲート遅延を含まない理想的な条件下でのシミュレーションとは違い、実際に用いられるゲート回路の組み合わせで回路を実現したことで得られる、ゲート遅延を含んだより現実に近いシミュレーションを行うことが出来る。

4-3 配置配線とデザインルールチェック

4-3-1 Apolloによる配置配線

論理合成によって出力されるネットリスト(ゲートとそれらを繋ぐ配線の情報)から、実際のセルの配置とそれに対する配線を、プロセスはロームのCMOS0.6 μ mルールで、ライブラリは東京大学のEXDライブラリを用いて、MilkywayとApolloによって行った。以下にその工程を簡単に示す。

- 1) 配置配線に先立って、まずMilkywayによって作業場所としてのライブラリを作成し、Apolloで用いられる形式に変換するため、ネットリストを読み込み、階層展開を行う
- 2) Apolloを起動し、1)で作成したライブラリを開き、作業を行うためのセルを作成する
- 3) 2)で作成したセルに1)で階層展開したネットリストをバインドし、電源とグラウンドの接続を行う
- 4) フロアプランを行うことで、スタンダードセルを配置するコアの大きさや周囲の間隔を決定し、ロウの配置を行う
- 5) パッドを挿入し、電源リングを作成する
- 6) 内側のスタンダードセルの動作が外側のものに遅れないようにするため、コアに電源とグラウンドのストラップを入れる
- 7) スタンダードセルの配置を行い、配線を考慮して並び替えを行う
- 8) スタンダードセルの電源とグラウンドの接続を行う
- 9) スタンダードセルの隙間のウェルを埋める

- 1 0) 大まかな配線を行い、長い配線を最短距離で繋げられるようにする
- 1 1) 詳細な配線を行い、デザインルールからのバイオレーションがなくなるように配線の改善を行う
- 1 2) 配線の最適化を行う
- 1 3) LVS と DRC でデザインルールチェックを行う

以上のような工程で得られたレイアウトを図4-1に示す。




図4-1 レイアウト

第5章 まとめ

仕様の設計に始まり、HDLによる記述、論理合成、シミュレーションを行い、期待通りの結果が得られたので、配置配線を行い、レイアウトを得た。また、アセンブラの作成も行い、シミュレーション用のテストプログラムの作成に用いた。

設計の際に問題点として挙げられるのは、ハードウェアの作成にしても、ソフトウェアの作成にしても、どちらか一方だけの事を考えていたり、どちらか一方だけを熟知しているだけでは良いものは作れないということである。

どんなに優れた機能を持ったハードウェアでも、使うことの出来る人がいなければ、どんなに優れたソフトウェアでも、それを実行出来るハードウェアがなければ意味がない。一見、当たり前のことのように聞こえるかもしれないが、重要なことである。

最後に、今回作成したチップのレイアウトデータは、VDEC(VLSI Design and Education Center)のチップ試作サービスにより作成を行う予定である。

謝辞

本研究を行うに当たって、指導教官として御指導頂きました鈴木正國教授に深く感謝致します。また研究面や私生活面で、御指導、御協力下さった北川章夫助教授、秋田純一助手にも心から感謝致します。私生活面や研究室行事などでお世話になった柿本芳雄技官に深く感謝致します。研究面で御協力下さった東京大学大規模集積システム設計教育研究センターさん、ロームさん、凸版印刷さんに感謝致します。

研究及び学生生活において御指導、御協力下さった博士後期課程3回生のT.K.Chakrabortyさん、博士前期課程2回生の田口和彦さん、夏目雅弘さん、前多和洋さん、水橋嘉章さん、博士前期課程1回生の小川明宏さん、高瀬信二さん、中橋憲彦さん、早川史人さんに深く感謝致します。最後に研究室、日常生活を大変有意義にして下さいました、今井豊さん、佐藤堅さん、房川実さん、藤田隼人さん、水野浩樹さん、村上崇さん、渡辺晃さんに深く感謝致します。

どうもありがとうございました。

参考文献

[1] Z-80 アセンブリプログラミング

廣松恒彦＝編 船山邦夫・関口英幸＝共著

[2] Verilog-HDL によるトップダウン設計

E.Sternheim/R.Singh/R.Madhavan/Y.Trivedi 著 井上博史/鈴木隆 訳