12入力nandのためのパーツとして 3入力norと4入力nandを作成した。
このとき、nMOSを直列につなげる回路の部分で隣り合う別のゲートそれぞれのVTNEの間隔を0にするかルール通りにするか考えたが(どちらでもDRCは通った)、スペースに余裕が有ったので間隔をあけた。(図:VTNEの間隔)
#ref(): File not found: "VTNE間隔.png" at page "masatani"
目次
最新の3件を表示しています。 コメントページを参照