*5/8(火) [#c427f736]
**phenitec [#c427f736]
12入力nandのためのパーツとして
3入力norと4入力nandを作成した。

このとき、nMOSを直列につなげる回路の部分で隣り合う別のゲートそれぞれのVTNEの間隔を0にするかルール通りにするか考えたが(どちらでもDRCは通った)、スペースに余裕が有ったので間隔をあけた。(図:VTNEの間隔)
#ref(VTNE間隔.png,,40%,)
目次
#contents();
~~

//*メニュー 
//個人ページの下にページを作ることもできます。
//自分のページを追加したい場合は、[[名前/新しいページ名]]または[[./新しいページ名]]という風にしましょう。
//-[[./てすとぺーじ]]

**コメント [#n4057cbf]
//ラジオボックスがうざいっていう人は、replyを消してみて下さい。
//#pcomment(reply);
#pcomment(,3,,,,,reply);
~~