

概要

コンピュータを、仮想世界にとどまらずに実世界との接点(インタフェース)のあり方から考え、集積回路やフィジカルコンピューティングをその具現化の手段として活用したインタフェースのデバイスの研究を行っています。
またその設計にはユーザ(人間)の知覚や感覚の特性も重視します。

研究成果

	2012	2011	2010
学術論文	1件	3件	3件
国際会議発表	2件	1件	8件
国内発表	6件	8件	15件

※'10~'11は集積回路工学研究室としての成果のうちの該当分

メンバ

教授 秋田 純一
大学院博士前期課程 8名
学部4年生(卒業研究) 4名

研究室内活動






... マイコン部




金沢大学 理工学域 電子情報学類
インタフェースデバイス研究室
(interface Device Laboratory)

〒920-1192
石川県金沢市角間町
(自然科学研究棟2号館7階 2B714)

URL : <http://ifdl.jp/>  [facebook.com/ifdl.kanazawa](https://www.facebook.com/ifdl.kanazawa)
E-mail : info@ifdl.jp




2号館
Bブロック
7階




金沢大学 理工学域
電子情報学類
インタフェースデバイス研究室
(interface Device Laboratory)

可視光インターフェース




- ☑可視光による入力 & インタラクション
- ☑ブロック型デバイス → 連結拡張



- ☑狙って操作
- ☑操作シナリオで省ボタン化

指向性リモコン


高性能イメージセンサ



カメラ (受光素子)

画像処理回路 (並列処理)

- ☑カメラ+画像処理回路
- ☑超高速化 (~1000fps)
- ☑小型化 (カメラサイズ)
- ☑低レイテンシ化
- ☑列並列構成で高解像度化




視線検出カメラへの応用



高速カメラ+FPGAによる
エミュレーション・システム

「リアル」な画像システム





格子状の画素配置

擬似的に不規則な画素配置

ジャギー


- ☑少画素でもジャギー解消
- ☑視覚的特性 (副尺視力)
- ☑方向依存性がない

擬似的不規則画素配置をもつイメージセンサ (カメラ)



- CMOS 0.18um/4M2P
- #Pixels: 128x64
- Pixel Size: 10x10 [um²]
- Fill Factor: 25%


擬似的不規則画素配置をもつ模擬ディスプレイ



- ☑プロジェクタ+縮小投影で模擬
- ☑画素パラメータの最適化




音色操作インターフェース



- ☑音声信号を二次元化
- ☑図形として音色を操作
- ☑印象語との対応

ウェアラブル・ネットワーク




- ☑ケーブル解消
- ☑電源供給もOK
- ☑静電シールド効果

ケーブル


導電布




導電布ジャケット



通信モジュール (1Mbps)




試作通信チップ (CMOS0.18u)




導電布サポータと
高精度筋電計測システム構成

- ☑高精度計測
- ☑自由な計測位置
- ☑常時装着OK



筋電アンプと
データロガー

身体拡張デバイス



- ☑ユーザの身体行動と連動 (Perception & Action)
- ☑ツールキット化

