検索
AND検索
OR検索
トップ
|
リロード
|
新規
|
一覧
|
検索
|
最終更新
|
ヘルプ
kawakami/2012 をテンプレートにして作成
最新の20件
2024-04-02
wu
FrontPage
2023-11-15
shiraya
2023-11-14
コメント/akita
2023-09-25
akita
2023-05-30
sakamoto
2023-05-28
okamura
2022-11-15
kawamura
2022-11-01
youkaichi
2022-10-02
AutoTicketLinkName
2022-02-17
ibe
2022-02-04
nakagawa
2021-11-09
tanaka
2021-09-08
okawa
2021-08-03
tsuzuki
2021-07-28
takebe
2021-04-01
awazu
2020-12-10
moriya
2020-10-26
inoue
2019-12-18
yoshida
Total:0/Today:0
開始行:
*作業日誌2012年分 [#f9e3fb6f]
目次
#contents();
2011年度分はMeRLサーバのほうにあります。~
http://merl.ec.t.kanazawa-u.ac.jp/diary_private/index.php...
~~
//*メニュー
//個人ページの下にページを作ることもできます。
//自分のページを追加したい場合は、[[名前/新しいページ名]]...
//-[[./てすとぺーじ]]
//画像
//#ref(./images/glass1.JPG,,20%,)
**コメント [#j1a58cc1]
//ラジオボックスがうざいっていう人は、replyを消してみて下...
//#pcomment(reply);
#pcomment(,3,,,,,reply);
~~
*2012/12/05(Wed) [#gcaf4843]
**ISEのライセンス期限 [#k9499723]
先月からISEでの論理合成/配置配線時に以下のようなwarningが...
~
WARNING:Security:42 - Your license support version '2012....
~
ライセンスが14日後に切れる(=11/30)との警告に読み取れる。...
ライセンスが切れてもサポートが効かなくなるだけでツール自...
~
新しく延長されたライセンスを適用してからISEを起動して論理...
~
Help -> Manage Licenseで確認してみるとVersion Limitに2012...
"Version Limit"を調べてみるとソフトウェアのそのバージョン...
現在のISEのバージョンを見たところ14.1、最新は14.3だった。~
~
つまり今回のライセンス騒動の原因はソフトウェアのバージョ...
(先生いろいろお手数おかけしました...)
~~
*2012/12/04(Tue) [#w6fc254a]
**ISimのエラー(解決済み) [#q0732dbf]
ずいぶん久しぶりの作業日誌となってしまった。反省。~
数日前からISimがエラーで落ちるようになってしまった。~
エラー文面は以下の通り。~
~
FATAL_ERROR:Simulator:Fuse.cpp:209:1.130.48.1 - Failed to...
FATAL_ERROR:Simulator:Fuse.cpp:209:1.130.48.1 - Failed to...
~
サポートに問い合わせて、とのことだったので秋田先生にXilin...
その回答としては、メモリを10GB使っている。ModelSimを使う...
仕方なくModelSimについて調べていたところ以下のブログを発...
~
http://marsee101.blog19.fc2.com/blog-category-66.html~
~
少しエラーは違うが、Windows7 64bit版ではシミュレーション...
ダメ元でISEを32bit版で起動してシミュレーションを実行した...
Start -> すべてのプログラム -> Xilinx Design Tools -> ISE...
ここで起動したISEからプロジェクトを開く。~
~
ちなみに自分のPCはWindows7 32bit メモリ4GBで、動いているI...
ifdlkpはメモリを32GB搭載しているWIndows7 64bitで、64bitの...
~~
*2012/09/03(Mon) [#i2eb4ee1]
**System GeneratorとSimulinkを使ってみて(3) [#c89d0493]
できないこともないが、やはり画像処理にはあまり向かないと...
重心を求める処理自体はそこまで難しくないからHDL書いて手動...
**メモ : 今後の方針 [#wbd61e78]
重心を求める処理だけで視対象と眼球で1:1の対応が取れる座標...
影を含んだ状態でキャリブレーションでなんとかなるなら重心...
~~
*2012/09/02(Sun) [#k135c74a]
**System GeneratorとSimulinkを使ってみて(2) [#r0b92904]
引き続きSystem Generatorによる実装について試しているが、...
入出力＋インバータだけのモデルでSimulink上でのシミュレー...
Simulinkモデル上ではモデルで表現されシンプルだが、生成さ...
そうこうしているうちにMATLAB/Simulinkの試用期間が迫ってし...
~~
*2012/08/31(Fri) [#x163a008]
**System GeneratorとSimulinkを使ってみて(1) [#xd798cf1]
インバータだけの簡単なモデルを作成してビットストリーム作...
ざっと見てみると、予めXilinxで用意してあるブロックしか使...
手動でインプリメントしたほうが無難かもしれない。
~~
*2012/08/28(Tue) [#g08c90bf]
**Digilent社製USB-JTAGケーブル [#w40c2426]
ヒューマンデータで販売されているDigilent社製USB-JTAGケー...
#ref(./images/jtag120828.jpg,,20%,)
-本体(XUP-USB-JTAG-H) : http://www.hdl.co.jp/ACC/XUPUSBJT...
-変換基板(ZKB-031) : http://www.hdl.co.jp/ZKB/ZKB-031/
Digilent社のXUP USB-JTAGケーブルは、Xilinx社のUSBダウン...
Digilent社はXilinx社のアライアンスパートナー企業です。
使い方はXILINXのPlatform Cable USB�兇畔僂錣蕕覆ぁ�コンピュ...
小型になって便利。
~~
*2012/08/23(Thu) [#od7412a7]
**VGA出力成功 [#hb7883b3]
#ref(./images/vga120823.jpg,,20%,)
うまくいってなかったVGA出力だが、クロック周りを見直したら...
(メモ : プロジェクト名gaTesSp6_120823)
~~
*2012/08/09(Thu) [#v0f43c83]
**新しいSpartan-6ボード [#r560e9cb]
秋田先生に設計していただいた新しいSpartan-6用の基板とヒュ...
#ref(./images/newSpartan6_120809.jpg,,,20%)
-搭載FPGA : Spartan-6 XC6SLX150
-ボード : ヒューマンデータ製XCM-110B
-ベース基板 : 以下が1枚の基板に搭載されている
--CameraLinkコネクタ
--VGAコネクタ
--カメラ直結UART端子
--FPGAに繋がるUART端子
--汎用ジャンパピン(8pin, %%ショートさせると5VのHighに←3.3...
とりあえずSpartan-6ボード上のLEDとスイッチを使って簡単な...
ユーザーズマニュアルの最初のページに未使用ピンをFloatにす...
JTAGピンの配置はVirtex-4と同様、コンフィグレーション手順...
ビットストリームファイルの割り当ての時に以下のような確認...
This device supports attached Flash PROMs.
Do you want to attach an SPI or BPI PROM to this device?
**WARNING:Xst:1710と1895 [#sa261130]
論理合成段階で以下のwarningが出て何かと思ったら、26bit幅...
WARNING:Xst:1710 - FF/Latch <cnt_24> (without init value...
WARNING:Xst:1895 - Due to other FF/Latch trimming, FF/La...
これをカウンタの上限値いっぱいの24bit幅で宣言し直したら上...
WARNING:HDLCompiler:413 - "C:\programming\xilinx\spartan...
途中で25bit幅の計算するけど、上位1bitは無視しちゃうよとい...
~~
*2012/08/08(Wed) [#ge337eb0]
**DCMによるクロック生成がうまくいかなかった原因 [#xeae56d5]
昨日うまくいかなかったDCMによるクロックの生成だが、リセッ...
リセット入力は単純にRST_Nの信号にLowを与えればリセットが...
#ref(./images/rst120808.png,,,)
**出力波形の歪み [#l1f67b05]
DCMで25MHzのクロックの生成はできたが、オシロで見ると波形...
秋田先生に見てもらったところ、信号端子とGNDとが離れすぎて...
#ref(./images/hizumi25M_120808.png,,,)
#ref(./images/hizumi25M_2_120808.png,,,)
**ucfファイルにおけるPERIOD制約 [#fe81531e]
先の波形歪みの原因が分かる前、ucfファイルでの設定に何か問...
25MHzで駆動する出力ピンに以下の記述を追加。
NET "VGA_CLK_25M" PERIOD = 40.0ns HIGH 50%;
しかしこれは入力ピンに対する制約だったはずとの指摘を受け...
参考
-http://japan.xilinx.com/support/documentation/sw_manuals...
タイミングについて
-http://www.am.ics.keio.ac.jp/~fukuda/wiki/index.php?%A5%...
~~
*2012/08/07(Tue) [#n6062fa4]
**DCMによるクロック生成がうまくいかない→解決 [#h87b19c4]
%%前回設定したDCMを元に50MHzのクロックを出そうとしたが何...
解決→[[2012/08/08(Wed)>#fd201c53]]
~~
*2012/08/02(Thu) [#q7b76a5c]
**システム内のクロックの系統数 [#v2ec7b7b]
同一システム内で複数のクロック源を使うのは良くない。基本...
今回のVision Chipのシステムでは画像処理系はカメラからもら...
駒村さんのシステムではカメラの40MHz、オンボードの48MHz、1...
カメラの40MHzという数値はカメラの機種によって異なることが...
**18.432MHzというクロックの数値 [#x6863690]
一見中途半端に見えるが、9,600bpsなどの数値を作りやすい。(...
ex) (18.432 * 10^6) / 9600 = 1920, 1920 / 96 = 20
**DCM(Digital Clock Manager)の設定 [#s5e9316e]
XPGA上で様々なクロックを作れるDCMの設定。どうやって使うの...
-http://merl.ec.t.kanazawa-u.ac.jp/diary_private/index.ph...
-http://merl.ec.t.kanazawa-u.ac.jp/diary_private/index.ph...
-http://www.hdl.co.jp/xilinx/tpdcm/index.html
(参考)駒村さんの48MHzから50MHzクロックの生成パラメータ
#ref(./images/dcm1.png,,20%,)
#ref(./images/dcm2.png,,20%,)
CLKIN Sourceはボード上の48MHzだからExternalかと思ったが、...
Spartan-3のDCM仕様書 : http://japan.xilinx.com/support/d...
CLKINをIBUFGグローバルバッファ入力プリミティブに接続する...
~~
*2012/07/31(Tue) [#ue3fc1ef]
**Evernoteが毎回同期に失敗する [#d60b0976]
ここ1週間くらいMacBookAir上のEvernoteが同期に失敗する旨の...
ソフト再起動、Mac再起動、Evernote入れ直しをしても効果なし...
~
ヘルプ->アクティビティログのエラーメッセージ
2012-07-31 15:54:57 sync [ENSyncEngine] ERROR: excepti...
2012-07-31 15:54:57 sync [ENSyncEngine] ERROR: Sync exce...
これを見るととあるノートだけがエラーになっている様子。~
そこでこのノートをコピーして、元のノートを削除したところ...
何が原因かは分からなかったが、1つ問題のあるノートがあると...
~~
*2012/07/25(Wed) [#p2ff3bb2]
**FPGA(VIRTEX4)を動かしたときのメモ [#ceafab34]
FPGAでの簡単な動作確認に成功~
ボード : XCM-202A~
VIRTEX4 XC4VLX160~
~
outTes120627で作業~
~
メインのVerilog HDL~
module outTes120627(IN_I, OUT_O);
input IN_I;
output OUT_O;
assign OUT_O = IN_I;
endmodule
~
制約ファイル~
NET "IN_I" LOC = AK12;
NET "OUT_O" LOC = AJ12;
#NET "IN_I" IOSTANDARD = "LVCMOS";
#NET "OUT_O" IOSTANDARD = "LVCMOS";
~
LVCMOSのを有効にしたらエラー出てコメントアウトしたけど、I...
参考 : http://www.kumikomi.net/archives/2009/05/ioledrs-2...
~
.vファイルを書く→制約ファイル(.ucf)を書く~
"FPGAボードで学ぶVerilog HDL"の手順に従った。~
~
無事書き込みし、実行できた。~
~
駒村さんのストレージかifDLのdropboxの"ifDL\Research\Camer...
-XCM-202-main.pdf~
コンフィグレーション方法、DIPスイッチの設定等が書いてある
-ZKB041-sch.pdf~
黒い基板とXCM-202Aとのピンアサインが書いてある
-XCM-202A_pin2.xls~
黒い基板とこっちで作った緑の基板のピンアサインが書いてある
詰まったところ
-Platform Cable USB�兇�iMPACT上で最初認識されなかった。~
最初はOutput -> Cable setup...でパラレルポートを使う設定...
それからVrefに関するエラーが出た。調べると正常なら本体のL...
これでCable auto connectしてみると成功の表示。~
XCM-202Aのドキュメントpdfの手順に従ってFile -> Initialize...
~~
*2012/06/25(Mon) [#l25997b5]
**FPGAボード(XCM-202)JTAGコネクタ [#q148154e]
XILINX Platform Cable USB�兇�ら出てる"VREF/VREF"と書かれた...
http://merl.ec.t.kanazawa-u.ac.jp/diary_private/index.php...
赤はVCCとして見てよく、灰色はおそらく使わない。またFPGAボ...
~~
*2012/06/22(Fri) [#p86812b5]
**Rohm180nの最新のテクノロジファイル [#d44c5e63]
北川先生作成の"MeRL設計導入教育コース(外部非公開)"にPDKイ...
半田さんのインストーラでは古いテクノロジファイルが含まれ...
~~
*2012/06/05(Tue) [#ef0f63b9]
**FPGAについて [#tb1abc8c]
使用するのはXILINXのFPGA。7, 8月くらいに笹田くん・自分用...
-verilog-HDLの書き方
-ISEの使い方
-cameraLink規格の勉強
-カメラ信号の理解
まずはHDLの書き方の勉強を始めていきたい。~
駒村さんの作業日誌等にいろいろなノウハウがあるのでそちら...
~~
*2012/06/01(Fri) [#d48c9ed5]
**OpenCVを使った瞳孔中心推定ソフトウェアの続き [#te35e1fc]
[[昨日>http://ifdl.ec.t.kanazawa-u.ac.jp/diary/index.php?...
こんな感じ。撮影画像640x480のうち320x240を切り抜いて処理...
#ref(ss1.png,,50%,)
撮影画像 二値化画像 コントロール~
マスキング範囲 算出瞳孔中心(白い点) 座標出力~
~
二値化画像で瞳孔以外の黒の領域があるが、マスキングで除去...
~~
*2012/05/31(Thu) [#j123f48d]
**眼球撮影用Webカメラの改良 [#q6c8301b]
前回作製したカメラだと眼球を正面から撮影していたが、やは...
また、照射する赤外線も下から当てればプルキニエ像の映り込...
#ref(glass3.JPG,,20%,)
**OpenCVを使った瞳孔中心推定ソフトウェア [#b2256b98]
FPGAでの実装に先立って、OpenCVを使ってPC上で実際にWebカメ...
処理の流れは、~
~
撮影~
↓~
収縮(0次モーメント=0になる直前まで繰り返し)~
↓~
1次モーメント算出(収縮できれいに1点に収まらないため1次モ...
↓~
マスク円作成~
↓~
マスキング~
↓~
1次モーメント算出~
~
以上の処理で瞳孔の中心の算出ができた。~
Webカメラは640x480で撮影しているが任意の区間を切り取って3...
~~
*2012/05.02(Wed) [#ub89637e]
**sftpコマンド [#q9baa723]
手元のMBAからVDECの20番サーバへファイルを置いた時のメモ~
sftp (ユーザ名)@(20番サーバ)~
put (ローカルのファイル名。TAB補完は効かなかった)~
これでOK
~~
*2012/05/01(Tue) [#k7f01593]
**Phenitec INV設計と今後のメモ [#pfeef138]
DRCはDivaを使う~
~
撮像素子はダイオードのシミュレーションができないからpDは...
画素間を突っ切るような配線にはM1, 2で遮光も兼ねる。遮光の...
隙間の下にトランジスタが無ければ問題ない~
素子内の配線にはゲートを使ってもいい~
前田さんの不規則の素子のレイアウトを参考にするといいかも~
~~
*20120416(Mon) [#te7e5f96]
**ITU Gaze Tracker [#t4430da2]
以前輪講で読んだ論文"An open-source low-cost eye-tracking...
real-time and offline tracking"で使用されていたオープンソ...
32bit Windows用のバイナリが入っていたのですぐに起動して試...
今の時点のバージョンは2.0ベータ。~
~
100均でサングラスを買ってきてカメラと赤外線LEDを固定。~
#ref(glass1.JPG,,20%,)
#ref(glass2.JPG,,20%,)
はじめにキャリブレーションがあり、9点、12点、16点が選べる...
精度は期待できそう。~
~
今は眼球の正面にカメラが来ているが、斜め方向でも微妙な角...
~~
*20120413(Fri) [#yc8d1555]
**Arduino関連メモ [#oce9ae42]
-PC-Arduino間のシリアル通信の信号がTX/RXピンに出てくる~
Arduino Uno R3で確認。~
TX/RXピンにXBeeを繋いでいると書き込みに失敗するのでもしか...
書き込み時はここに繋がっているものがあればいちいち外す必...
-IDEの書き込みポートの設定~
なぜか忘れて書き込み失敗する。ちゃんと確認するようにした...
~~
*20120410(Tue) [#r12b15a5]
**第2回Pheniecイメージセンサ試作MTG [#wcc6ab10]
イメージセンサ試作では川��、中村と共に画素を担当。~
計画としては18日くらいまででインバータの設計練習終了後、2...
**INV設計練習メモ(1) [#t342f1ad]
画素は10ミクロン四方~
W/Lは最小でおk~
画素の注意。内部素子の位置は異なるけど、線の位置は全画素...
電源線、GND、行選択線、列選択線、リセット線の5本ある~
~
セレクタ~
NANDしか作れないけらNOTをその後ろに付けないといけない~
いきなりNANDに大きいNOTを付けると負荷容量が大きくなりすぎ...
3つとか5つに分割して、小さいのから段々大きくしてみるといい
終了行:
*作業日誌2012年分 [#f9e3fb6f]
目次
#contents();
2011年度分はMeRLサーバのほうにあります。~
http://merl.ec.t.kanazawa-u.ac.jp/diary_private/index.php...
~~
//*メニュー
//個人ページの下にページを作ることもできます。
//自分のページを追加したい場合は、[[名前/新しいページ名]]...
//-[[./てすとぺーじ]]
//画像
//#ref(./images/glass1.JPG,,20%,)
**コメント [#j1a58cc1]
//ラジオボックスがうざいっていう人は、replyを消してみて下...
//#pcomment(reply);
#pcomment(,3,,,,,reply);
~~
*2012/12/05(Wed) [#gcaf4843]
**ISEのライセンス期限 [#k9499723]
先月からISEでの論理合成/配置配線時に以下のようなwarningが...
~
WARNING:Security:42 - Your license support version '2012....
~
ライセンスが14日後に切れる(=11/30)との警告に読み取れる。...
ライセンスが切れてもサポートが効かなくなるだけでツール自...
~
新しく延長されたライセンスを適用してからISEを起動して論理...
~
Help -> Manage Licenseで確認してみるとVersion Limitに2012...
"Version Limit"を調べてみるとソフトウェアのそのバージョン...
現在のISEのバージョンを見たところ14.1、最新は14.3だった。~
~
つまり今回のライセンス騒動の原因はソフトウェアのバージョ...
(先生いろいろお手数おかけしました...)
~~
*2012/12/04(Tue) [#w6fc254a]
**ISimのエラー(解決済み) [#q0732dbf]
ずいぶん久しぶりの作業日誌となってしまった。反省。~
数日前からISimがエラーで落ちるようになってしまった。~
エラー文面は以下の通り。~
~
FATAL_ERROR:Simulator:Fuse.cpp:209:1.130.48.1 - Failed to...
FATAL_ERROR:Simulator:Fuse.cpp:209:1.130.48.1 - Failed to...
~
サポートに問い合わせて、とのことだったので秋田先生にXilin...
その回答としては、メモリを10GB使っている。ModelSimを使う...
仕方なくModelSimについて調べていたところ以下のブログを発...
~
http://marsee101.blog19.fc2.com/blog-category-66.html~
~
少しエラーは違うが、Windows7 64bit版ではシミュレーション...
ダメ元でISEを32bit版で起動してシミュレーションを実行した...
Start -> すべてのプログラム -> Xilinx Design Tools -> ISE...
ここで起動したISEからプロジェクトを開く。~
~
ちなみに自分のPCはWindows7 32bit メモリ4GBで、動いているI...
ifdlkpはメモリを32GB搭載しているWIndows7 64bitで、64bitの...
~~
*2012/09/03(Mon) [#i2eb4ee1]
**System GeneratorとSimulinkを使ってみて(3) [#c89d0493]
できないこともないが、やはり画像処理にはあまり向かないと...
重心を求める処理自体はそこまで難しくないからHDL書いて手動...
**メモ : 今後の方針 [#wbd61e78]
重心を求める処理だけで視対象と眼球で1:1の対応が取れる座標...
影を含んだ状態でキャリブレーションでなんとかなるなら重心...
~~
*2012/09/02(Sun) [#k135c74a]
**System GeneratorとSimulinkを使ってみて(2) [#r0b92904]
引き続きSystem Generatorによる実装について試しているが、...
入出力＋インバータだけのモデルでSimulink上でのシミュレー...
Simulinkモデル上ではモデルで表現されシンプルだが、生成さ...
そうこうしているうちにMATLAB/Simulinkの試用期間が迫ってし...
~~
*2012/08/31(Fri) [#x163a008]
**System GeneratorとSimulinkを使ってみて(1) [#xd798cf1]
インバータだけの簡単なモデルを作成してビットストリーム作...
ざっと見てみると、予めXilinxで用意してあるブロックしか使...
手動でインプリメントしたほうが無難かもしれない。
~~
*2012/08/28(Tue) [#g08c90bf]
**Digilent社製USB-JTAGケーブル [#w40c2426]
ヒューマンデータで販売されているDigilent社製USB-JTAGケー...
#ref(./images/jtag120828.jpg,,20%,)
-本体(XUP-USB-JTAG-H) : http://www.hdl.co.jp/ACC/XUPUSBJT...
-変換基板(ZKB-031) : http://www.hdl.co.jp/ZKB/ZKB-031/
Digilent社のXUP USB-JTAGケーブルは、Xilinx社のUSBダウン...
Digilent社はXilinx社のアライアンスパートナー企業です。
使い方はXILINXのPlatform Cable USB�兇畔僂錣蕕覆ぁ�コンピュ...
小型になって便利。
~~
*2012/08/23(Thu) [#od7412a7]
**VGA出力成功 [#hb7883b3]
#ref(./images/vga120823.jpg,,20%,)
うまくいってなかったVGA出力だが、クロック周りを見直したら...
(メモ : プロジェクト名gaTesSp6_120823)
~~
*2012/08/09(Thu) [#v0f43c83]
**新しいSpartan-6ボード [#r560e9cb]
秋田先生に設計していただいた新しいSpartan-6用の基板とヒュ...
#ref(./images/newSpartan6_120809.jpg,,,20%)
-搭載FPGA : Spartan-6 XC6SLX150
-ボード : ヒューマンデータ製XCM-110B
-ベース基板 : 以下が1枚の基板に搭載されている
--CameraLinkコネクタ
--VGAコネクタ
--カメラ直結UART端子
--FPGAに繋がるUART端子
--汎用ジャンパピン(8pin, %%ショートさせると5VのHighに←3.3...
とりあえずSpartan-6ボード上のLEDとスイッチを使って簡単な...
ユーザーズマニュアルの最初のページに未使用ピンをFloatにす...
JTAGピンの配置はVirtex-4と同様、コンフィグレーション手順...
ビットストリームファイルの割り当ての時に以下のような確認...
This device supports attached Flash PROMs.
Do you want to attach an SPI or BPI PROM to this device?
**WARNING:Xst:1710と1895 [#sa261130]
論理合成段階で以下のwarningが出て何かと思ったら、26bit幅...
WARNING:Xst:1710 - FF/Latch <cnt_24> (without init value...
WARNING:Xst:1895 - Due to other FF/Latch trimming, FF/La...
これをカウンタの上限値いっぱいの24bit幅で宣言し直したら上...
WARNING:HDLCompiler:413 - "C:\programming\xilinx\spartan...
途中で25bit幅の計算するけど、上位1bitは無視しちゃうよとい...
~~
*2012/08/08(Wed) [#ge337eb0]
**DCMによるクロック生成がうまくいかなかった原因 [#xeae56d5]
昨日うまくいかなかったDCMによるクロックの生成だが、リセッ...
リセット入力は単純にRST_Nの信号にLowを与えればリセットが...
#ref(./images/rst120808.png,,,)
**出力波形の歪み [#l1f67b05]
DCMで25MHzのクロックの生成はできたが、オシロで見ると波形...
秋田先生に見てもらったところ、信号端子とGNDとが離れすぎて...
#ref(./images/hizumi25M_120808.png,,,)
#ref(./images/hizumi25M_2_120808.png,,,)
**ucfファイルにおけるPERIOD制約 [#fe81531e]
先の波形歪みの原因が分かる前、ucfファイルでの設定に何か問...
25MHzで駆動する出力ピンに以下の記述を追加。
NET "VGA_CLK_25M" PERIOD = 40.0ns HIGH 50%;
しかしこれは入力ピンに対する制約だったはずとの指摘を受け...
参考
-http://japan.xilinx.com/support/documentation/sw_manuals...
タイミングについて
-http://www.am.ics.keio.ac.jp/~fukuda/wiki/index.php?%A5%...
~~
*2012/08/07(Tue) [#n6062fa4]
**DCMによるクロック生成がうまくいかない→解決 [#h87b19c4]
%%前回設定したDCMを元に50MHzのクロックを出そうとしたが何...
解決→[[2012/08/08(Wed)>#fd201c53]]
~~
*2012/08/02(Thu) [#q7b76a5c]
**システム内のクロックの系統数 [#v2ec7b7b]
同一システム内で複数のクロック源を使うのは良くない。基本...
今回のVision Chipのシステムでは画像処理系はカメラからもら...
駒村さんのシステムではカメラの40MHz、オンボードの48MHz、1...
カメラの40MHzという数値はカメラの機種によって異なることが...
**18.432MHzというクロックの数値 [#x6863690]
一見中途半端に見えるが、9,600bpsなどの数値を作りやすい。(...
ex) (18.432 * 10^6) / 9600 = 1920, 1920 / 96 = 20
**DCM(Digital Clock Manager)の設定 [#s5e9316e]
XPGA上で様々なクロックを作れるDCMの設定。どうやって使うの...
-http://merl.ec.t.kanazawa-u.ac.jp/diary_private/index.ph...
-http://merl.ec.t.kanazawa-u.ac.jp/diary_private/index.ph...
-http://www.hdl.co.jp/xilinx/tpdcm/index.html
(参考)駒村さんの48MHzから50MHzクロックの生成パラメータ
#ref(./images/dcm1.png,,20%,)
#ref(./images/dcm2.png,,20%,)
CLKIN Sourceはボード上の48MHzだからExternalかと思ったが、...
Spartan-3のDCM仕様書 : http://japan.xilinx.com/support/d...
CLKINをIBUFGグローバルバッファ入力プリミティブに接続する...
~~
*2012/07/31(Tue) [#ue3fc1ef]
**Evernoteが毎回同期に失敗する [#d60b0976]
ここ1週間くらいMacBookAir上のEvernoteが同期に失敗する旨の...
ソフト再起動、Mac再起動、Evernote入れ直しをしても効果なし...
~
ヘルプ->アクティビティログのエラーメッセージ
2012-07-31 15:54:57 sync [ENSyncEngine] ERROR: excepti...
2012-07-31 15:54:57 sync [ENSyncEngine] ERROR: Sync exce...
これを見るととあるノートだけがエラーになっている様子。~
そこでこのノートをコピーして、元のノートを削除したところ...
何が原因かは分からなかったが、1つ問題のあるノートがあると...
~~
*2012/07/25(Wed) [#p2ff3bb2]
**FPGA(VIRTEX4)を動かしたときのメモ [#ceafab34]
FPGAでの簡単な動作確認に成功~
ボード : XCM-202A~
VIRTEX4 XC4VLX160~
~
outTes120627で作業~
~
メインのVerilog HDL~
module outTes120627(IN_I, OUT_O);
input IN_I;
output OUT_O;
assign OUT_O = IN_I;
endmodule
~
制約ファイル~
NET "IN_I" LOC = AK12;
NET "OUT_O" LOC = AJ12;
#NET "IN_I" IOSTANDARD = "LVCMOS";
#NET "OUT_O" IOSTANDARD = "LVCMOS";
~
LVCMOSのを有効にしたらエラー出てコメントアウトしたけど、I...
参考 : http://www.kumikomi.net/archives/2009/05/ioledrs-2...
~
.vファイルを書く→制約ファイル(.ucf)を書く~
"FPGAボードで学ぶVerilog HDL"の手順に従った。~
~
無事書き込みし、実行できた。~
~
駒村さんのストレージかifDLのdropboxの"ifDL\Research\Camer...
-XCM-202-main.pdf~
コンフィグレーション方法、DIPスイッチの設定等が書いてある
-ZKB041-sch.pdf~
黒い基板とXCM-202Aとのピンアサインが書いてある
-XCM-202A_pin2.xls~
黒い基板とこっちで作った緑の基板のピンアサインが書いてある
詰まったところ
-Platform Cable USB�兇�iMPACT上で最初認識されなかった。~
最初はOutput -> Cable setup...でパラレルポートを使う設定...
それからVrefに関するエラーが出た。調べると正常なら本体のL...
これでCable auto connectしてみると成功の表示。~
XCM-202Aのドキュメントpdfの手順に従ってFile -> Initialize...
~~
*2012/06/25(Mon) [#l25997b5]
**FPGAボード(XCM-202)JTAGコネクタ [#q148154e]
XILINX Platform Cable USB�兇�ら出てる"VREF/VREF"と書かれた...
http://merl.ec.t.kanazawa-u.ac.jp/diary_private/index.php...
赤はVCCとして見てよく、灰色はおそらく使わない。またFPGAボ...
~~
*2012/06/22(Fri) [#p86812b5]
**Rohm180nの最新のテクノロジファイル [#d44c5e63]
北川先生作成の"MeRL設計導入教育コース(外部非公開)"にPDKイ...
半田さんのインストーラでは古いテクノロジファイルが含まれ...
~~
*2012/06/05(Tue) [#ef0f63b9]
**FPGAについて [#tb1abc8c]
使用するのはXILINXのFPGA。7, 8月くらいに笹田くん・自分用...
-verilog-HDLの書き方
-ISEの使い方
-cameraLink規格の勉強
-カメラ信号の理解
まずはHDLの書き方の勉強を始めていきたい。~
駒村さんの作業日誌等にいろいろなノウハウがあるのでそちら...
~~
*2012/06/01(Fri) [#d48c9ed5]
**OpenCVを使った瞳孔中心推定ソフトウェアの続き [#te35e1fc]
[[昨日>http://ifdl.ec.t.kanazawa-u.ac.jp/diary/index.php?...
こんな感じ。撮影画像640x480のうち320x240を切り抜いて処理...
#ref(ss1.png,,50%,)
撮影画像 二値化画像 コントロール~
マスキング範囲 算出瞳孔中心(白い点) 座標出力~
~
二値化画像で瞳孔以外の黒の領域があるが、マスキングで除去...
~~
*2012/05/31(Thu) [#j123f48d]
**眼球撮影用Webカメラの改良 [#q6c8301b]
前回作製したカメラだと眼球を正面から撮影していたが、やは...
また、照射する赤外線も下から当てればプルキニエ像の映り込...
#ref(glass3.JPG,,20%,)
**OpenCVを使った瞳孔中心推定ソフトウェア [#b2256b98]
FPGAでの実装に先立って、OpenCVを使ってPC上で実際にWebカメ...
処理の流れは、~
~
撮影~
↓~
収縮(0次モーメント=0になる直前まで繰り返し)~
↓~
1次モーメント算出(収縮できれいに1点に収まらないため1次モ...
↓~
マスク円作成~
↓~
マスキング~
↓~
1次モーメント算出~
~
以上の処理で瞳孔の中心の算出ができた。~
Webカメラは640x480で撮影しているが任意の区間を切り取って3...
~~
*2012/05.02(Wed) [#ub89637e]
**sftpコマンド [#q9baa723]
手元のMBAからVDECの20番サーバへファイルを置いた時のメモ~
sftp (ユーザ名)@(20番サーバ)~
put (ローカルのファイル名。TAB補完は効かなかった)~
これでOK
~~
*2012/05/01(Tue) [#k7f01593]
**Phenitec INV設計と今後のメモ [#pfeef138]
DRCはDivaを使う~
~
撮像素子はダイオードのシミュレーションができないからpDは...
画素間を突っ切るような配線にはM1, 2で遮光も兼ねる。遮光の...
隙間の下にトランジスタが無ければ問題ない~
素子内の配線にはゲートを使ってもいい~
前田さんの不規則の素子のレイアウトを参考にするといいかも~
~~
*20120416(Mon) [#te7e5f96]
**ITU Gaze Tracker [#t4430da2]
以前輪講で読んだ論文"An open-source low-cost eye-tracking...
real-time and offline tracking"で使用されていたオープンソ...
32bit Windows用のバイナリが入っていたのですぐに起動して試...
今の時点のバージョンは2.0ベータ。~
~
100均でサングラスを買ってきてカメラと赤外線LEDを固定。~
#ref(glass1.JPG,,20%,)
#ref(glass2.JPG,,20%,)
はじめにキャリブレーションがあり、9点、12点、16点が選べる...
精度は期待できそう。~
~
今は眼球の正面にカメラが来ているが、斜め方向でも微妙な角...
~~
*20120413(Fri) [#yc8d1555]
**Arduino関連メモ [#oce9ae42]
-PC-Arduino間のシリアル通信の信号がTX/RXピンに出てくる~
Arduino Uno R3で確認。~
TX/RXピンにXBeeを繋いでいると書き込みに失敗するのでもしか...
書き込み時はここに繋がっているものがあればいちいち外す必...
-IDEの書き込みポートの設定~
なぜか忘れて書き込み失敗する。ちゃんと確認するようにした...
~~
*20120410(Tue) [#r12b15a5]
**第2回Pheniecイメージセンサ試作MTG [#wcc6ab10]
イメージセンサ試作では川��、中村と共に画素を担当。~
計画としては18日くらいまででインバータの設計練習終了後、2...
**INV設計練習メモ(1) [#t342f1ad]
画素は10ミクロン四方~
W/Lは最小でおk~
画素の注意。内部素子の位置は異なるけど、線の位置は全画素...
電源線、GND、行選択線、列選択線、リセット線の5本ある~
~
セレクタ~
NANDしか作れないけらNOTをその後ろに付けないといけない~
いきなりNANDに大きいNOTを付けると負荷容量が大きくなりすぎ...
3つとか5つに分割して、小さいのから段々大きくしてみるといい
ページ名:
