第9回分
メモリの一番最近の動きについて詳しく知りたい。
業界誌や、Tech On!などの技術情報サイトが参考になるでしょう。
今現在のDRAMのbit当たりの面積はどれくらいなんですか？
どんなもんなんでしょう・・・
0.3μm四方、といったところではないでしょうか。
メモリを3次元構造にすれば集積度が高まるのではないかと思いました。
前回のQAでも述べたように、
原理的にはそうなのですが、技術的にはなかなか難しいようです。
SRAM、DRAM以外は何かあるか？
RAMは、基本的にはこのいずれか、ですね。
SDRAMというのがあったと思いますが、SとDの中間的なものですか？
いえ、SDRAMのSは、Synchronousの頭文字で、
データの読み書きをクロックに同期(synchronous)して行うことで
高速に読み書きできるようにしたDRAM、のことです。
外部アクセスとは何ですか？
メモリの外のプロセッサなどがつながっているデータバスを通して
データを読み書き(出し入れ)すること、ですね。
外部アクセスの高速化は規格を変えるという理解でいいのでしょうか？
そういうことになります。
メモリだけあってもしょうがないので、
プロセッサとの接続方式の規格とあわせて考えないと意味はありません。
メモリセル面積の年次推移が片対数グラフ上で比例していますが、一定の面積を保ってどうやって面積を小さくしたのですか？
面積は小さくなっています。
容量は、面積に比例しては小さくならないように、
トレンチセルやスタックセルといった、涙ぐましい努力があるわけです。
動作の簡単さよりも大容量化が優先されるのはなぜですか？
それはノイマン型コンピュータにおけるメモリの宿命、でしょうね。
DRAMの大容量化、高速化の次に求められる能力は何か？
アクセスの高速化が落ち着いてきた後のDRAMはどのようになっていくと考えられますか？
さて、どうなんでしょう。
それはみなさんが考えることでしょうね。
寄生容量をCとして利用することはできないのですか？
あいにく寄生容量CDは、データ線全体の容量ですから、
データの記憶には使えませんね。
リフレッシュしてもその間には何かデータが消えていると思うが、万が一誤りが生じた場合に誤り検出、訂正は可能か？
消えてしまわないように、定期的に、順番に、すべてリフレッシュする、のです。
信頼性を高めるために、ECCなどの誤り訂正符号を併用するメモリもあります。
DRAMはSRAMにい比べてリフレッシュを行っているので消費電力が大きいのか？また、動作速度は遅いのか？
一般論としては、そのとおりです。
ただし、SRAMも、近年は微細化に伴う「もれ電流」の影響が
大きくなってきて、一概にはそうともいえないようです。
読み出し後の書き戻しの影響はどのくらいあるのか？
1アクセス分遅れる、という理解でいいでしょうね。
平行平板コンデンサは面積S=abと平板間距離dとの間にd≪aかつd≪bが成り立つとC∝ab/dが成り立つ。しかし、a≪d≪bならC∝b/dとなるのではないか？ならば、このようなコンデンサはスケーリングに容量が変わらないことになり、格子状ではなく短冊状のコンデンサを作ればよりよいものにならないか？
原理的にはそうなのですが、
集積回路の構造上、dは、堆積する膜の厚み、ですので、
リソグラフィでパターンを形成するaやbの最小加工限界寸法よりも
小さいですね。
戻る