第12回: D/A変換器・A/D変換器
今回は、アナログの信号(電圧)とディジタル信号とをつなぐ
D/A変換器とA/D変換器についてみていくことにしましょう。
D/A変換器
容量アレーD/A変換器
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.99より)
容量アレーD/A変換器は、ビットごとに
重み付けされた容量のキャパシタを使って
ディジタル値に応じたアナログ電圧を得るものです。
単位容量C0に対して、上図のように
iビットめのところに2i-1C0のキャパシタCiを置きます。
まず最初にすべてのキャパシタをGNDに接続して放電します。
その後、値biが1のビットに対応するキャパシタCiのみを
Vrefに接続します。
このとき、電荷の保存則から、次の関係が成り立ちます。
Vo(C0 + Σfor bi=0Ci) - (Vref - Vo)Σfor bi=1Ci = 0
これを変形すると、Voは次のようになります。
Vo = (Σfor bi=1Ci)・Vref / (C0 + ΣCi)
= Vref / 2n・Σ(bi・2i-1)
すなわち、nビットの2進数{bi}に応じたVoが得られることになります。
精度は、容量の比精度によって決まります。
抵抗ストリングD/A変換器
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.100より)
抵抗ストリングD/A変換器は、抵抗の分圧を用いるものです。
上図のように、nビットの入力に対して、2n個の抵抗で
参照電圧Vrefを分圧し、そのいずれか1つを、MOSスイッチで
出力にVoutにつなぐ、という構成です。
精度は、抵抗の比精度によって決まります。
電流加算D/A変換器
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.101より)
電流加算D/A変換器は、MOSトランジスタを電流源として用い、
各ビットの1/0に応じて、流す電流量が異なる電流源を
負荷抵抗RLに接続する、という構成です。
精度は、電流源の比精度によって決まります。
A/D変換器
サンプルホールド回路
アナログ信号(主に電圧)を、ディジタル値に変換するのが
A/D変換器ですが、一般には時間と共に変化するアナログ信号を
扱う必要があります。
それを、一定時間間隔で標本化(サンプリング)するわけですが、
変換が始まってから終わるまでの間に、アナログ信号が変化すると、
A/D変換の結果が正しくなくなりますので、A/D変換を行っている間は、
A/D変換開始時の電圧を保持しておく回路(サンプルホールド回路; S/H回路)が
必要になります。
一般に、アナログ電圧はキャパシタに電荷として保持し、
前段にアナログスイッチ、後段にバッファアンプ(ソースフォロアなど)を
おく構成をとります。
逐次比較A/D変換器
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.102より)
逐次比較A/D変換器は、D/A変換器とコンパレータを使って、
2分法によって1ビットずつディジタル値に変換しているものです。
まず最初にD/A変換器から、最大電圧(フルスケール; FS)の1/2の
電圧を出力し、これと入力電圧をコンパレータによって比較します。
これは、要はディジタル値の最上位にビットに対応するわけですので、
このコンパレータの出力を、出力レジスタの最上位ビット(MSB)に
格納します。
続いて、先ほどのMSBの値に応じて、
さらに半分の1/4 FSだけ高い/低い、FS/4、または3FS/4を
D/A変換器から出力し、再び入力電圧と比較します。
これがその次のビットの値になりますので、これを
出力レジスタの上から2ビット目に格納します。
以後、同様の手順をくりえすことで、
n回のステップでA/D変換が終了することになります。
分解能と精度は、主にD/A変換器の精度とS/H回路の精度に依存します。
並列比較A/D変換器
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.103より)
並列比較A/D変換器は、nビットのA/D変換結果を得るために、
2n個の抵抗で分圧した参照電圧と、入力電圧とを、
2n個のコンパレータで一斉に比較をするものです。
コンパレータは、入力電圧が、分圧された参照電圧よりも
高くなるところ以降は、すべて0になります。
これを温度計コード(サーモメータコード)と呼びますが、
これをエンコーダによって2進数に変換し、ディジタル値を得ます。
この構成は、比較を一斉に行うため、非常に高速で、
またS/H回路が不要である、という利点があります。
しかしこの構成は、2n個のコンパレータが必要となるために
多ビット化が困難で、一般には8ビット以下が現実的です。
直並列A/D変換器
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.104より)
直並列A/D変換器は、並列比較A/D変換器を2段階で行う方式です。
上図のように、まず上位mビットを、mビットの並列比較A/D変換器で
A/D変換します(粗変換)。
続いて、その粗変換の結果をD/A変換してアナログ電圧に戻し、
入力電圧との差分をとります。
この差分の電圧は、最大で粗変換の最下位1ビット分に対応する
電圧になりますが、これを適当に増幅したものを、
2つ目の(n-m)ビットの並列比較A/D変換器でA/D変換します(密変換)。
この2段構成により、多ビット化と高速化をある程度両立することが
できます。
パイプラインA/D変換器
成就図の直並列A/D変換器の方式を拡張し、
1ビットずつ変換していく動作をパイプライン動作させる方式が
パイプラインA/D変換器です。
コンパレータの数がビット数と等しいため、
回路規模を縮小でき、またスループットはパイプライン1段分の
時間により決まるため、高速化も容易な方式です。
ただしレイテンシ(最初のA/D変換の結果が得られるまでの時間)は
ビット数に比例して大きくなります。
配布資料(第12回) (PDF形式)
この回のソボクな疑問集
戻る
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.100より)
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.101より)
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.102より)
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.103より)
(「VLSI工学-基礎・設計編-」(岩田、コロナ社)p.104より)