第12回: D/A変換器・A/D変換器

D/A変換器

容量アレーD/A変換器

単位容量C0に対して、上図のように iビットめのところに2^i-1C0のキャパシタCiを置きます。 まず最初にすべてのキャパシタをGNDに接続して放電します。 その後、値biが1のビットに対応するキャパシタCiのみを Vrefに接続します。 このとき、電荷の保存則から、次の関係が成り立ちます。
Vo(C0 + Σ_{for bi=0}Ci) - (Vref - Vo)Σ_{for bi=1}Ci = 0
これを変形すると、Voは次のようになります。
Vo = (Σ_{for bi=1}Ci)・Vref / (C0 + ΣCi) = Vref / 2ⁿ・Σ(bi・2^i-1)
すなわち、nビットの2進数{bi}に応じたVoが得られることになります。 精度は、容量の比精度によって決まります。

抵抗ストリングD/A変換器

電流加算D/A変換器

A/D変換器

サンプルホールド回路

逐次比較A/D変換器

まず最初にD/A変換器から、最大電圧(フルスケール; FS)の1/2の 電圧を出力し、これと入力電圧をコンパレータによって比較します。 これは、要はディジタル値の最上位にビットに対応するわけですので、 このコンパレータの出力を、出力レジスタの最上位ビット(MSB)に 格納します。

続いて、先ほどのMSBの値に応じて、 さらに半分の1/4 FSだけ高い/低い、FS/4、または3FS/4を D/A変換器から出力し、再び入力電圧と比較します。 これがその次のビットの値になりますので、これを 出力レジスタの上から2ビット目に格納します。 以後、同様の手順をくりえすことで、 n回のステップでA/D変換が終了することになります。

分解能と精度は、主にD/A変換器の精度とS/H回路の精度に依存します。

並列比較A/D変換器

この構成は、比較を一斉に行うため、非常に高速で、 またS/H回路が不要である、という利点があります。 しかしこの構成は、2ⁿ個のコンパレータが必要となるために 多ビット化が困難で、一般には8ビット以下が現実的です。

直並列A/D変換器

上図のように、まず上位mビットを、mビットの並列比較A/D変換器で A/D変換します(粗変換)。

続いて、その粗変換の結果をD/A変換してアナログ電圧に戻し、 入力電圧との差分をとります。

この差分の電圧は、最大で粗変換の最下位1ビット分に対応する 電圧になりますが、これを適当に増幅したものを、 2つ目の(n-m)ビットの並列比較A/D変換器でA/D変換します(密変換)。

この2段構成により、多ビット化と高速化をある程度両立することが できます。

パイプラインA/D変換器