[[WGexの使い方]] -不明な点、バグなどは、まずはこちらのコメント欄へお願いします!ノウハウなども蓄積していきましょう。 -- [[akita]] &new{2015-01-07 (水) 09:16:50}; -現時点で15人の方から、ご連絡をいただきました! -- [[akita]] &new{2015-01-07 (水) 22:58:54}; -PMOSFETの不備とはどの程度のものでしょうか?ポイントを教えてもらえるとありがたいです。 -- [[ishikawa]] &new{2015-01-08 (木) 01:45:55}; -pMOSのRDSが、飽和領域で減少する、という現象が確認されています。 -- [[akita]] &new{2015-01-08 (木) 07:40:24}; -Mac上ではwine bottlerツールを使うと、wgex.exeがOSXのNative環境で起動できました。ご参考までに。 -- [[r.kitahara]] &new{2015-01-11 (日) 22:53:17}; -r.kitaharaさん、情報ありがとうございます! -- [[akita]] &new{2015-01-12 (月) 11:42:38}; -やっぱ最初はLチカですよね!というわけで、リングオシレータをつくってみた、の情報を近日中にまとめる予定・・・ -- [[akita]] &new{2015-01-13 (火) 23:33:38}; -nMOSFETの図で、CNPの周りにある正方形はPSL、NACTとPACTにまたがる縦型の長方形はML1でしょうか? -- [[horiuchi]] &new{2015-01-18 (日) 13:43:58}; -drc.mdl とデータファイルは、同じフォルダに置く必要があるみたいですね。 -- [[horiuchi]] &new{2015-01-18 (日) 13:58:30}; -CNPの周りにある正方形はPOLであることを理解しました。POLが全部で3個あるのですね。 -- [[horiuchi]] &new{2015-01-18 (日) 18:54:04}; -nMOSFETの図の通りに作ると、ContactA_Overlape_Error_M1 が起きる、ということで正しいですか? M1 を CNA の周りに M1 を作ってやると DRC が通ります。M1を作らないとどこにもつながらないよ、というエラーでしょうか。 -- [[horiuchi]] &new{2015-01-18 (日) 18:59:56}; -horiuchiさん、ContactA_Overlap_Error_M1はそのとおりです(DRCエラーの例として意図的にそうしています)。CNAでつなぐ先のML1がないとエラーになる,という意味です。 -- [[akita]] &new{2015-01-19 (月) 08:33:47}; -horiuchiさん、はい、CNPのまわりにある正方形はPSLではなくPOLです(POLとML1が重なっているので、紫色になっていてPSLっぽい色になっています) -- [[akita]] &new{2015-01-19 (月) 08:35:20}; -horiuchiさん、はい、drc.mdl(やcex.mdl)は、データフォルダと同じところに置きます。 -- [[akita]] &new{2015-01-19 (月) 08:36:19}; -いくつかWineを試してみたところ、MikuInstaller-kaiが一番使いやすそうです。OSは10.9.4です。 -- [[あさぎ]] &new{2015-01-22 (木) 20:40:42}; -コンパレータの作成例を書いてみました〜 -- [[akita]] &new{2015-01-30 (金) 13:34:42}; -LTspiceではノード0がグランドになります。inv.cexの回路抽出例でGNDを1ではなく0にする方法はないでしょうか。 -- [[moriyama]] &new{2015-02-04 (水) 22:12:26}; --それがどうもないようなのです・・・なので、GNDのノードを基準とした電位差で表すやり方を記載しています。あるいはテキストエディタで文字列置換するか・・・ -- [[akita]] &new{2015-02-07 (土) 22:44:53}; -(どちらのツールもまだ試してないのですが)Vgnd01 1 0 0 のようなダミーの電圧源を記述に追加する、ではダメでしょうか? -- [[ksmakoto]] &new{2015-02-08 (日) 19:27:24}; --それが、0番はだいたい別のノードとしてすでに使われているのです・・・ -- [[akita]] &new{2015-02-09 (月) 09:40:02}; -あー、(使っている版の)SPICEでは0は常にGNDという特別な端子番号として予約されているのに、パーツ定義でパーツのGNDでない足(引数?)の端子番号として0を使ってしまう、という問題でしょうか...。 -- ksmakoto 2015-02-09 12:05 --はい、WGexの回路抽出は、GND=0となるとは限らず、各ノードに適当に番号がふられます(実行するたびに違う・・・)なので、LTspiceで、抽出結果で使われているGNDノード番号を基準として、たとえば電源はvs 3 2 5Vのように与えています(3=VDD、2=GNDの例) -- [[akita]] &new{2015-02-13 (金) 21:45:12}; -ノード0の件、WGexが0からではなく1からノードを発生するか、ラベルをつけたノードはノード番号ではなくラベル(GND)とかで出力するようにならないでしょうか。いずれもオプションが用意されているような...。 -- [[moriyama]] &new{2015-02-16 (月) 21:51:14}; -wgexかcex2もしくはcex3コマンドにそのようなオプションはありますでしょうか? 見つけられていません... -- [[ksmakoto]] &new{2015-02-17 (火) 18:17:25}; --それがたしかないんですよ・・・ -- [[akita]] &new{2015-02-18 (水) 17:42:21}; -CEXファイルの端子番号を全部 +1 するフィルタを作りました https://github.com/metanest/mklsi/tree/master/cexrenum 事故らないよう、(私が現在)知らない構文は全部ハネるので、コメントをいただけたら追加します -- [[ksmakoto]] &new{2015-02-22 (日) 22:27:31}; --おお!すばらしい、ありがとうございます、確認してみます! -- [[akita]] &new{2015-02-24 (火) 07:58:04}; ---このスクリプト、下の手順の中に追加しておきました! -- [[akita]] &new{2015-02-24 (火) 08:03:10}; -で、これのチェック中に気がついたのですが、たとえば 555 だと「*$ nor2.gex/Y 9」「*$ nor2.gex/Y 10」のように、同じラベルが複数の番号に対応することがあるようですが、これはそういうものでしょうか? -- [[ksmakoto]] &new{2015-02-22 (日) 22:31:08}; --その例だと、nor2.gexという回路が2つ呼び出ししているので、実体は別の回路です。つまりNOR2(その1)の出力Y=9、NOR2(その2)のY=10、ということです。 -- [[akita]] &new{2015-02-24 (火) 07:58:55}; ---なるほど。インスタンス名でなくクラス名、という感じですね -- [[ksmakoto]] &new{2015-02-24 (火) 18:43:54}; -コイル(インダクタ)をレイアウトしたいのですが、どのような方法がありますでしょうか? -- [[oshio]] &new{2015-03-06 (金) 11:51:42}; --コイルは・・・手設計でぐるぐるを巻くしかないですね・・・あるいは*.gexのファイルフォーマットは長方形の座標が書いてあるだけなので、その形式で渦巻きを生成するようなプログラムを書くか・・・その渦巻きのインダクタンスを求めるモデルはないので、実測かな・・・ -- [[akita]] &new{2015-03-06 (金) 18:19:00}; -回路抽出時のGNDノード番号の問題ですが、開発者の浅田先生に伺ったところ、Vdd/Gndというラベルがつけてあるところが1番/0番になるようにしていたはず、とのことです。たしかにそうなるようです!(VddとGndは、大文字小文字区別します) -- [[akita]] &new{2015-03-15 (日) 22:52:52}; --↑以下の使い方には追記しておきました。 -- [[akia]] &new{2015-03-15 (日) 22:56:05}; -GDSIIが出力できそうなのですが空のファイルしか出ないようで、なにか特殊な設定があるのでしょうか? -- [[ura@LR]] &new{2016-02-16 (火) 18:49:59}; --あれ?そうですか?私がやたときには出力できましたよ。どのように操作されましたか? -- [[akita]] &new{2016-03-21 (月) 17:27:42};